VINICIUS MESQUITA DO NASCIMENTO

## ESTUDO DO PONTO INVARIANTE COM A TEMPERATURA (ZTC) EM SOI-FINFETS TENSIONADOS E RADIADOS

Dissertação de mestrado apresentada à Escola Politécnica da Universidade de São Paulo como parte dos requisitos necessários para a obtenção do título de Mestre em Ciências.

São Paulo 2017 VINICIUS MESQUITA DO NASCIMENTO

## ESTUDO DO PONTO INVARIANTE COM A TEMPERATURA (ZTC) EM SOI-FINFETS TENSIONADOS E RADIADOS

Dissertação de mestrado apresentada à Escola Politécnica da Universidade de São Paulo como parte dos requisitos necessários para a obtenção do título de Mestre em Ciências.

Área de Concentração: Engenharia Elétrica / Microeletrônica.

Orientador: Prof. Dr. João Antonio Martino Coorientadora: Profa. Dra. Paula Ghedini Der Agopian

São Paulo 2017

Este exemplar foi revisado responsabilidade única do	o e corrigido em relação à versão original, sob o autor e com a anuência de seu orientador.
São Paulo, de	de
Assinatura do autor:	
Assinatura do orientador:	

Catalogação-na-publicação

Nascimento, Vinicius Mesquita do

ESTUDO DO PONTO INVARIANTE COM A TEMPERATURA (ZTC) EM SOI-FINFETS TENSIONADOS E RADIADOS / V. M. Nascimento – versão corr. --São Paulo, 2017.

98 p.

Dissertação (Mestrado) - Escola Politécnica da Universidade de São Paulo. Departamento de Engenharia de Sistemas Eletrônicos.

1.Transistores 2.Semicondutores 3.Silício 4.FinFET 5.SOI I.Universidade de São Paulo. Escola Politécnica. Departamento de Engenharia de Sistemas Eletrônicos II.t.

#### AGRADECIMENTOS

Primeiramente à Deus, por permitir-me tal realização.

Ao Prof. Dr. João Antonio Martino, pelos conhecimentos passados e incentivo durante sua orientação para a realização deste projeto. Assim como à Profa. Dra. Paula Ghedini Der Agopian, pela experiência compartilhada e suporte para alcançar os resultados desejados.

Ao CNPq junto ao PPGEE, pelo auxílio financeiro fornecido para permanência exclusiva ao trabalho.

À minha mãe Renata, por ter empenhado sua vida em me educar e suportar minha carreira, acreditando nas minhas escolhas para a vida, junto ao meu padrasto Daniel. Também à minha irmã Johanne Célie, a quem tento ser exemplo.

À minha noiva, que acompanhou todo o período do meu mestrado me incentivando em todos os momentos.

Aos amigos que fiz durante o projeto, Luis, Sivieri, Rangel, Caio, Tatsuo, Christian, Katia, Luciano, Alberto e Ferrari, pelo compartilhamento de conhecimentos, experiências e incentivo à execução das tarefas.

E a todos do grupo SOI e vinculados ao mesmo, que contribuíram direta e indiretamente para a elaboração deste estudo.

Aquele que nunca desiste, com uma forte determinação para realizar o seu trabalho – mesmo cometendo falhas ou sendo ridicularizado pelos outros – certamente crescerá bastante.

Meishu-Sama

#### RESUMO

Este trabalho foi realizado tendo como objetivo o estudo do ponto invariante com a temperatura (ZTC – Zero Temperature Coefficient) para transistores com estrutura SOI FinFET em relação aos efeitos de tensionamento e radiação, através da utilização de dados experimentais e de um modelo analítico. Foram analisados primeiramente os parâmetros básicos de tensão de limiar e transcondutância, nos quais está baseado todo o modelo e verificado a influência dos efeitos do tensionamento e da radiação nos mesmos, para analisar o comportamento da tensão de porta no ponto ZTC em dispositivos do tipo n. Foram utilizados dispositivos com três dimensões de largura de aleta (fin) diferentes, 20nm, 120nm e 370nm e comprimento de canal de 150nm e de forma comparativa em dispositivos de 900nm, em quatro lâminas diferentes, sem/com tensionamento e/ou sem/com radiação. A tensão de limiar sofre grande influência do tensionamento, enquanto a radiação tem menor efeito na tensão de limiar na faixa estudada, passando a ter maiores significâncias nos dispositivos tensionados com maior largura de aleta. A transcondutância também sofre maior influência do efeito de tensionamento, sendo neste parâmetro a alteração pelo efeito da radiação muito menor. Contudo estes dois parâmetros geram outros dois parâmetros essenciais para análise do ZTC, que são obtidos através das suas variações em relação a temperatura. A variação da tensão de limiar em relação à temperatura e a degradação da transcondutância também pela temperatura (ou fator c: degradação da mobilidade pela temperatura), influenciam diretamente na eventual variação do ponto de ZTC com a temperatura. Quando estas influências são pequenas ou atuam de forma a compensarem-se mutuamente, resultam em valores de ZTC mais constantes com a temperatura. A tensão de limiar influência direta e proporcionalmente no valor da tensão de ZTC em amplitude, enguanto a degradação da mobilidade (transcondutância) atua mais na constância do ZTC com a temperatura. Com base nestes mesmos parâmetros e com ajustes necessários no modelo foram estudados dispositivos com as mesmas características físicas, porém, do tipo p, onde os resultados encontrados tiveram relação a característica de funcionamento deste outro tipo, ficando claro a inversão da significância dos efeitos quanto a variação da temperatura. O modelo simples e analítico utilizado para o estudo do ZTC foi validado para esta tecnologia, já que foi encontrado valores de erro entre valores experimentais e calculados com um máximo de 13% incluindo toda a faixa de temperatura e a utilização dos efeitos de radiação e tensionamento, tendo mostrado valores discrepantes somente para alguns casos de largura da aleta maiores, que mostraram ter uma pequena condução pela interface canal/óxido enterrado antes da condução na primeira interface, não prevista no modelo.

Palavras chaves: FinFET, SOI, Ponto invariante com a temperatura, ZTC, influência do tensionamento, influência da radiação.

#### ABSTRACT

This work was performed with the aim of the study of the invariant point with temperature (called ZTC – Zero temperature Coefficient) for transistors made with SOI FinFET structure in relation to the mechanical stress and irradiation effects, through of the use of experimental data and an analytical model. Were first analyzed the basics parameters as threshold voltage and transconductance, in which all the model is based and was verified the influence of the mechanical stress and irradiation effects on these parameters, for analyze the gate voltage's behavior on ZTC point in n type devices. Were used devices with three different width fin dimensions, 20nm 120nm and 370nm and channel length of 150nm and in a comparative way with 900nm length devices, in four different waffles, with/without mechanical stress and/or with/without irradiation. The threshold voltage suffers big influence from stress, while the irradiation has less effect on the threshold voltage in the studied band, becoming to have more significance on the stressed devices with larger fin width. The transconductance also suffers more influence of the stress effect, being on this parameter the variation caused by However, these two parameters generate others two irradiation effect smaller. essentials parameters for the ZTC analysis, they are obtained through of the previous parameters variation by the temperature. The threshold voltage variation by the temperature and the tranconductance degradation by the temperature (or c factor: mobility degradation by the temperature), influence directly on the eventual variation of the ZTC point by the temperature. When these influences are small or act by the way to compensate mutually, result at ZTC values more constant with the temperature. The threshold voltage influence direct proportionality on the ZTC voltage's value at amplitude, while the mobility (transconductance) degradation act more on ZTC stability with the temperature. Based in these same parameters and with necessaries adjusts on the model, were studied devices with the same physic characteristics, but of the p type, where the founded results had relation with the work characteristics of this other type, becoming clear the inversion of significance of the effects by the temperature variation. The simple and analytical model used for the ZTC study was validated for this technology, since it was found error values between experimental data and calculated data with a maximum of 13%, shown discrepant values only for some cases of larger fin widths, that shown to have a small conduction by the channel/buried oxide interface before of the first interface's conduction, not previewed in the model.

Key words: FinFET, SOI, zero temperature coefficient, ZTC, strain influence, radiation influence.

### LISTA DE FIGURAS

$FIGURA \ 1.1 - EVOLUÇÃO \ estrutural \ tecnológica \ ao \ longo \ do \ tempo24$
FIGURA 1.2 – PRIMEIRO FINFET SOI BRASILEIRO FABRICADO NA USP COM FEIXE DE
ELÉTRONS EM 201225
FIGURA 1.3 – ILUSTRAÇÃO DE DIFERENÇA DE TEMPERATURA EM UM CHIP27
FIGURA 2.1 – ILUSTRAÇÃO ESTRUTURAL DO TRANSISTOR SOI MOSFET PLANAR
FIGURA 2.2 – ILUSTRAÇÃO DA ASSOCIAÇÃO DE CAPACITÂNCIAS NOS TRANSISTORES SOI. A)
TRANSISTOR MOSFET CONVENCIONAL; B) TRANSISTOR SOI PD; C) TRANSISTOR SOI
FD COM A SEGUNDA INTERFACE EM DEPLEÇÃO; D) TRANSISTOR SOI FD COM A
SEGUNDA INTERFACE EM ACUMULAÇÃO
FIGURA 2.3 – ILUSTRAÇÃO ESTRUTURAL DO TRANSISTOR SOI FINFET
FIGURA 2.4 – ILUSTRAÇÃO DO EFEITO DE TENSIONAMENTO MECÂNICO NA ESTRUTURA DO
SILÍCIO40
FIGURA 3.1 – CURVA EXPERIMENTAL DE ID EM FUNÇÃO DE VG PARA AS TEMPERATURAS
ESTUDADAS, PARA $W_{\text{FIN}}$ = 120nm e L=150nm, onde (A) região linear e (B) região
DE SATURAÇÃO46
FIGURA 3.2 – CURVA EXPERIMENTAL DE GM EM FUNÇÃO DE $V_{ m G}$ para as temperaturas
ESTUDADAS, PARA $W_{\text{FIN}}$ = 120nm e L=150nm onde A região linear e B região de
SATURAÇÃO46
Figura 4.1 – Curva experimental de $I_{D}$ em função de $V_{G}$ em 20°C, para $W_{\text{Fin}}$ = 20nm e
L=150nm na região linear55
FIGURA $4.2-C$ urva experimental de DGM/D $V_{G}$ em função de $V_{G}$ em 20°C, para $W_{\text{FIN}}$ =
20NM E L=150NM NA REGIÃO LINEAR55
Figura 4.3 – Curva experimental de GM em função de $V_{\rm G}$ em 20°C, para $W_{\text{Fin}}{=}20\text{nm}$ e
L=150nm na região linear56
Figura 4.4 – Curva experimental de ID em função de VG em 20°C, para $W_{\text{Fin}}$ = 20nm e
L=150nm na região de saturação57
Figura $4.5-C$ urva experimental de GM em função de $V_{G}$ em 20°C, para $W_{\text{Fin}}$ = 20nm
E L=150NM NA REGIÃO DE SATURAÇÃO58
FIGURA 4.6 – CURVA EXPERIMENTAL DE VTH EM FUNÇÃO DE T, PARA $W_{FIN}$ = 20nm e
L=150nm na região linear

FIGURA 4.7 – CURVA EXPERIMENTAL E CALCULADA DO FATOR C EM FUNÇÃO DE T, PARA $W_{\text{FIN}}$
= 20NM E L=150NM NA REGIÃO LINEAR
Figura 5.1 – Curva experimental de V <sub>th</sub> em função da temperatura, para
DISPOSITIVOS NFINFET COM $W_{\text{FIN}}$ =20NM e L=150NM NA REGIÃO LINEAR, PARA OS
QUATRO TIPOS DE LÂMINA ANALISADOS62
Figura 5.2 – Curva experimental de V <sub>TH</sub> em função da temperatura, para
DISPOSITIVOS NFINFET COM $W_{FIN}$ =20NM e L=150NM NA REGIÃO DE SATURAÇÃO, PARA
OS QUATRO TIPOS DE LÂMINA ANALISADOS63
FIGURA 5.3 – CURVA EXPERIMENTAL DE VTH EM FUNÇÃO DA TEMPERATURA NA REGIÃO
LINEAR EM DISPOSITIVOS NFINFET COM L=150NM PARA OS QUATRO TIPOS DE LÂMINA
ANALISADOS, ONDE A) $W_{FIN}$ =120NM E B) $W_{FIN}$ =370NM64
Figura 5.4 – Curva experimental de V <sub>TH</sub> em função da temperatura, para
DISPOSITIVOS NFINFET COM $W_{FIN}=20$ NM e L=900NM NA REGIÃO LINEAR, PARA OS
QUATRO TIPOS DE LÂMINA ANALISADOS66
Figura 5.5 – Curva experimental de V <sub>TH</sub> em função da temperatura, para
DISPOSITIVOS NFINFET COM $W_{FIN}$ =370nm e L=900nm na região linear, para os
QUATRO TIPOS DE LÂMINA ANALISADOS
eq:quatro tipos de lâmina analisados
$\label{eq:quatro tipos de lâmina analisados.} 67$ Figura 5.6 – Curva experimental de GM em função da temperatura em dispositivos nFinFET com WFIN=20nm e L=150nm para os quatro tipos de lâmina analisados, onde A) região linear e B) região de saturação
$\label{eq:quatro tipos de lâmina analisados.} \equatro tipos de lâmina analisados.} \equatro tipos de lâmina em dispositivos nFinFET com W_{FIN}=20nm e L=150nm para os quatro tipos de lâmina analisados, onde A) região linear e B) região de saturação. \equatro esturação. \equatro estura estura na região linear em dispositivos nFinFET com L=150nm para os quatro tipos de lâmina analisados, onde A) W_{FIN}=120nm e B) W_{FIN}=370nm. \equatro estura $
$\label{eq:quatro tipos de lâmina analisados.} 67$ Figura 5.6 – Curva experimental de GM em função da temperatura em dispositivos nFinFET com WFIN=20nm e L=150nm para os quatro tipos de lâmina analisados, onde A) região linear e B) região de saturação. 68 Figura 5.7 – Curva experimental de GM em função da temperatura na região linear em dispositivos nFinFET com L=150nm para os quatro tipos de lâmina analisados, onde A) WFIN=120nm e B) WFIN=370nm. 69 Figura 5.8 – Curva experimental de GM em função da temperatura na região de
$\label{eq:quatro tipos de lâmina analisados.} \qquad \qquad$
$\label{eq:quatro tipos de lâmina analisados.} \qquad \qquad$
QUATRO TIPOS DE LÂMINA ANALISADOS

FIGURA 5.11 – CURVA EXPERIMENTAL DO FATOR C EM FUNÇÃO DA TEMPERATURA EM
DISPOSITIVOS NFINFET COM L=150NM PARA OS TRÊS VALORES DE $W_{\text{FIN}}$ analisados,
ONDE A) REGIÃO LINEAR E B) REGIÃO DE SATURAÇÃO73
FIGURA 5.12 – CURVA EXPERIMENTAL DO FATOR C EM FUNÇÃO DA TEMPERATURA NA REGIÃO
LINEAR PARA OS QUATRO TIPOS DE LÂMINA ANALISADOS, ONDE A) $W_{FIN} = 20$ NM E B)
W <sub>FIN</sub> = 370NM
FIGURA 5.13 – CURVA EXPERIMENTAL DE $V_{ extsf{ZTC}}$ EM FUNÇÃO DA TEMPERATURA PARA
DISPOSITIVOS NFINFET NA REGIÃO LINEAR PARA OS QUATRO TIPOS DE LÂMINA
ANALISADOS, ONDE AS LINHAS QUE SEGUEM OS PONTOS SÃO OS VALORES DO MODELO.
75
Figura 5.14 – Curva experimental de Vth em função da temperatura, para
DISPOSITIVOS PFINFET COM $W_{\text{FIN}}=20$ NM e L=150NM NA REGIÃO LINEAR, PARA OS
QUATRO TIPOS DE LÂMINA ANALISADOS78
Figura 5.15 – Curva experimental de VTH em função da temperatura, para
DISPOSITIVOS PFINFET COM $W_{FIN}$ =20nm e L=150nm na região de saturação, para
OS QUATRO TIPOS DE LÂMINA ANALISADOS
Figura 5.16 – Curva experimental de V <sub>th</sub> em função da temperatura na região
LINEAR EM DISPOSITIVOS PFINFET COM L=150NM PARA OS QUATRO TIPOS DE LÂMINA
ANALISADOS, ONDE A) $W_{FIN}$ =120NM E B) $W_{FIN}$ =370NM80
Figura 5.17 – Curva experimental de Vth em função da temperatura, para
DISPOSITIVOS PFINFET COM $W_{\text{FIN}}$ =20nm e L=900nm na região linear, para os
QUATRO TIPOS DE LÂMINA ANALISADOS81
FIGURA 5.18 – CURVA EXPERIMENTAL DE GM EM FUNÇÃO DA TEMPERATURA EM
DISPOSITIVOS PFINFET COM $W_{\text{FIN}}$ =20nm e L=150nm na região de triodo para os
QUATRO TIPOS DE LÂMINA ANALISADOS82
FIGURA 5.19 – CURVA EXPERIMENTAL DE GM EM FUNÇÃO DA TEMPERATURA EM
DISPOSITIVOS PFINFET COM $W_{\text{FIN}}$ =370nm e L=150nm na região de triodo para os
QUATRO TIPOS DE LÂMINA ANALISADOS83
FIGURA 5.20 – CURVA EXPERIMENTAL DE GM EM FUNÇÃO DA TEMPERATURA EM
DISPOSITIVOS PFINFET COM $W_{\text{FIN}}$ =370nm e L=150nm na região de saturação para
OS QUATRO TIPOS DE LÂMINA ANALISADOS
FIGURA 5.21 – CURVA EXPERIMENTAL DO FATOR C EM FUNÇÃO DA TEMPERATURA NA REGIÃO
LINEAR PARA OS QUATRO TIPOS DE LÂMINA ANALISADOS EM DISPOSITIVOS PFINFET DE
WFIN=20NM E L=150NM

Figura 5.22 — Curva experimental de V $_{ m ZTC}$ em função da temperatura para
DISPOSITIVOS PFINFET DE $W_{FIN}$ =120nm e L=150nm na região linear para os
QUATRO TIPOS DE LÂMINA ANALISADOS, ONDE AS LINHAS QUE SEGUEM OS PONTOS SÃO
OS VALORES DO MODELO86

## LISTA DE TABELAS

TABELA 5.1 – VALORES DE VZTC EXPERIMENTAL E DO MODELO ANALÍTICO NA REGIÃO LINEAR
para dispositivos nFinFET L=150nm, para as quatro lâminas analisadas e as
TRÊS LARGURAS DE CANAL, ASSIM COMO SEUS RESPECTIVOS ERROS76
Tabela 5.2 – Valores de Vztc experimental e do modelo na região saturação, para
DISPOSITIVOS NFINFET L=150NM PARA AS QUATRO LÂMINAS ANALISADAS E AS TRÊS
LARGURAS DE CANAL, ASSIM COMO SEUS RESPECTIVOS ERROS
Tabela $5.3 - V$ alores de VZTC experimental e do modelo na região linear para
DISPOSITIVOS PFINFET L=150NM, PARA AS QUATRO LÂMINAS ANALISADAS E AS TRÊS
LARGURAS DE CANAL, ASSIM COMO SEUS RESPECTIVOS ERROS
Tabela 5.4 – Valores de VzTC experimental e do modelo na região saturação, para
DISPOSITIVOS PFINFET L=150NM PARA AS QUATRO LÂMINAS ANALISADAS E AS TRÊS
LARGURAS DE CANAL, ASSIM COMO SEUS RESPECTIVOS ERROS

### LISTA DE SIGLAS E ABREVIATURAS

BOX	Buried Oxide
CESL	Contact Etch Stop Layer
CI	Circuitos Integrados.
CMOS	Complementary Metal-Oxide-Semiconductor
DIBL	Drain Induced Barrier Lowering
EOT	Effective Oxide Thickness
FD	Fully Depleted
FinFET	Fin Field Effect Transistor
Imec	Interuniversity Microelectronics Centre
MOS	Metal-Oxide-Semiconductor
MOSFET	Metal-Oxide-Semiconductor Field-Effect Transistor
MuGFET	Multiple Gate Field Effect Transistor
NFD	Near Fully Depleted
nMOS	N channel Metal-Oxide-Semiconductor
PD	Partially Depleted
pMOS	P channel Metal-Oxide-Semiconductor
SCE	Short Effect Channel
SEE	Single Event Effects
Si	Silício
SiO <sub>2</sub>	Dióxido de Silício.
SOI	Silicon-on-Insulator
sSOI	strained Silicon-On-Insulator
ZTC	Ponto Invariante com a Temperatura (Zero Temperature Coefficient)

# LISTA DE SÍMBOLOS

С	Coeficiente de degradação da transcondutância
Cox	Capacitância do óxido de porta [F/cm <sup>2</sup> ].
C <sub>ox1</sub>	Capacitância do óxido de porta por unidade de área [F/cm <sup>2</sup> ].
C <sub>ox2</sub>	Capacitância do óxido enterrado por unidade de área [F/cm <sup>2</sup> ].
Csi	Capacitância da camada de silício por unidade de área [F/cm <sup>2</sup> ].
<b>g</b> m	Transcondutância [S].
gm <sub>max</sub>	Valor máximo da transcondutância [S]
ħ	Constante de Planck [4,136 x 10 <sup>-15</sup> eV.s]
H <sub>Fin</sub>	Altura da aleta no transistor FinFET [nm]
ID	Corrente de dreno [A].
I <sub>DS</sub>	Corrente entre dreno e fonte [A].
К	Constante de Boltzmann [1,38066 x 10 <sup>-23</sup> J/K].
L	Comprimento do canal do transistor [µm].
LFin	Comprimento de canal no transistor FinFET [nm]
n	Fator de corpo.
NA	Concentração de impurezas aceitadoras [cm-3].
Nd	Concentração de impurezas doadoras [cm-3].
Ni	Concentração intrínseca de portadores [cm <sup>-3</sup> ].
Р	Espaçamento entre as aletas no FinFET [nm]
q	Carga do elétron [1,6 x 10 <sup>-19</sup> C].
QBOX	Densidade de carga fixa no óxido enterrado do transistor SOI [C/cm²]
Q <sub>depl</sub>	Carga de depleção total na camada de silício por unidade de área [C/cm <sup>2</sup> ].

Qdepl	Carga total de depleção do canal do transistor por unidade de área [C/cm²]
Qinv	Carga de inversão por unidade de área [C/cm <sup>2</sup> ] .
Qinv1	Densidade de carga de inversão na primeira interface do transistor SOI [C/cm²]
Qox	Densidade de carga fixa no óxido [C/cm²].
Qox	Densidade de carga fixa no óxido de porta do transistor MOS [C/cm²]
Qox1	Densidade de carga fixa no óxido de porta [C/cm <sup>2</sup> ].
Qox2	Densidade de carga fixa no óxido enterrado [C/cm <sup>2</sup> ].
Qs2	Carga de inversão na interface camada de silício/óxido enterrado por unidade de área [C/cm²].
Qs2	Densidade de carga na segunda interface do transistor SOI [C/cm <sup>2</sup> ]
Т	Temperatura [K].
t <sub>box</sub>	Espessura do óxido enterrado [nm].
tox	Espessura do óxido de porta [nm].
tsi	Espessura da camada de silício [nm].
VD	Tensão aplicada ao dreno [V].
VDS	Tensão aplicada entre dreno e fonte [V].
Vfb	Tensão de faixa plana [V].
VG	Tensão aplicada à porta do transistor [V].
V <sub>GB</sub>	Tensão aplicada ao substrato (ou porta de trás) do transistor [V].
VGB,acc2	Tensão aplicada ao substrato do transistor SOI para a segunda interface acumulada [V]
V <sub>GS</sub>	Tensão aplicada entre porta e fonte [V].
Vs	Tensão aplicada à fonte [V].
VT	Tensão de limiar [V].

VT1,acc2	Tensão de limiar da primeira interface do transistor FD SOI para a segunda interface acumulada [V]
VT1,depl2	Tensão de limiar da primeira interface do transistor FD SOI para a segunda interface depletada [V]
VT1,inv2	Tensão de limiar da primeira interface do transistor FD SOI para a segunda interface invertida [V]
Vth	Tensão de limiar [V].
Vztc	Tensão do ponto de ZTC [V]
W	Largura do canal do transistor [nm].
Weff	Largura efetiva do canal do transistor [nm].
WFin	Largura da aleta no transistor FinFET [nm]
Xdmáx	Espessura da camada de depleção máxima [nm].
Φ <sub>F</sub>	Potencial de Fermi do semicondutor [V].
$\Phi_{MS}$	Diferença da função trabalho entre metal e Silício [V].
$\Phi_{MS1}$	Diferença da função trabalho entre metal de porta/camada de silício [V].
$\Phi_{MS2}$	Diferença da função trabalho entre camada de silício/substrato [V].
Φs	Potencial da superfície na interface óxido de porta/camada de silício [V].
$\Phi_{S1}$	Potencial da superfície na interface óxido de porta/camada de silício [V].
$\Phi_{S2}$	Potencial da superfície na interface camada de silício/óxido enterrado [V].
Φ <sub>SUB</sub>	Queda de potencial no substrato [V].
XO3	Permissividade do óxido de silício [3,45 x 10 <sup>-13</sup> F/cm]
8Si	Permissividade do silício [1,06 x 10 <sup>-12</sup> F/cm]
μ	Mobilidade [cm <sup>2</sup> /V.s]

 $\begin{array}{ll} \theta & & \mbox{Constante de variação entre porta dupla e porta tripla [adimensional]} \\ & \\ \frac{\Delta V_{TH}}{\Delta T} & & \mbox{Variação da tensão de limiar com a variação da temperatura [V/K]} \\ & \mbox{ou [V/Cº]} \end{array}$ 

RESUMO.		6
ABSTRAC	Т	8
LISTA DE	FIGURAS	10
LISTA DE	TABELAS	14
LISTA DE	SIGLAS E ABREVIATURAS	15
LISTA DE	SÍMBOLOS	16
SUMÁRIO		20
1 INTRO	DUÇÃO	23
1.1 His	tórico e motivação	23
1.2 Ob	jetivo	28
1.3 Est	rutura do trabalho	28
2 CONC	EITOS GERAIS	30
2.1 Teo	cnologia SOI	30
2.1.1	Classificação dos Transistores SOI	31
2.1.1.1	SOI Parcialmente Depletado	32
2.1.1.2	SOI Totalmente Depletado	32
2.1.2	Parâmetros Elétricos	33
2.1.2.1	Tensão de Limiar	33
2.1.2.1.1	MOS Convencional	33
2.1.2.1.2	SOI MOSFET	34
2.1.2.2	Transcondutância	35
2.2 Tra	Insistores SOI FinFET	38
2.2.1	Parâmetros Elétricos	38
2.2.1.1	Tensão de Limiar	38
2.2.1.2	Transcondutância	39
2.3 Ter	nsionamento Mecânico	40

# SUMÁRIO

2.3.1	Tensionamento Bidirecional	41
2.3.2	Tensionamento Unidirecional	41
2.4 R	adiação	42
2.4.1	Efeitos de Evento Único	42
2.4.2	Efeitos de Dose Ionizante Total	43
2.4.3	Comparação entre SOI MOSFET e MOSFET convencional	44
3 PONT	O INVARIANTE COM A TEMPERATURA	45
3.1 C	onceito	45
3.2 M	odelo	47
3.2.1	Região Linear	47
3.2.2	Região de Saturação	49
4 MATE	RIAIS E MÉTODOS	53
4.1 D	ispositivos Estudados	53
4.2 M	edidas experimentais	54
4.3 E	xtração de Parâmetros	54
4.3.1	Obtenção de parâmetros básicos	54
4.3.1.1	Região Linear	54
4.3.1.1.1	Tensão de Limiar	54
4.3.1.1.2	Transcondutância	56
4.3.1.2	Região de Saturação	56
4.3.1.2.1	Tensão de Limiar	56
4.3.1.2.2	Transcondutância	57
4.3.2	Obtenção de parâmetros variáveis com a temperatura	58
4.3.2.1	Variação da tensão de limiar com a temperatura	58
4.3.2.2	Fator de degradação da transcondutância (c)	59
5 Resu	tados Experimentais	61
5.1 O	btenção de dados	61

5.1.1	Medidas experimentais	61
5.2 Res	sultados Obtidos	61
5.2.1	Dispositivos nFinFET	62
5.2.1.1.1	Tensão de Limiar	62
5.2.1.1.2	Transcondutância	67
5.2.1.1.3	Fator de degradação da transcondutância (c)	72
5.2.1.1.4	Tensão de ZTC	74
5.2.2	Dispositivos pFinFET	78
5.2.2.1.1	Tensão de Limiar	78
5.2.2.1.2	Transcondutância	81
5.2.2.1.3	Fator de degradação da transcondutância (c)	84
5.2.2.1.4	Tensão de ZTC	85
6 CONCLUSÕES DO TRABALHO		89
6.1 Tra	balhos Futuros	90
PUBLICAÇÕES GERADAS DURANTE O MESTRADO		91
REFERÊNCIAS		92

### 1 INTRODUÇÃO

#### 1.1 Histórico e motivação

Desde a criação do primeiro circuito integrado em 1959 [1] e do primeiro transistor de composição Metal-Óxido-Semicondutor (MOSFET - *Metal-Oxide-Silicon Field Effect Transistor*) em 1960 [2], a eletrônica entrou em um ciclo evolutivo maior do que estava anteriormente.

Verificando a evolução sistemática destes dispositivos, Gordon Moore publicou em 1965 [3], o que viria a ser intitulada como Lei de Moore, uma tendência evolutiva desses dispositivos. Inicialmente a mesma tratava que a quantidade de dispositivos incorporados em um chip dobraria a cada 12 meses, porém, verificando as barreiras evolutivas, foi corrigida para 18 meses posteriormente. Mesmo com as dificuldades encontradas é possível verificar que a indústria eletrônica seguiu o que foi previsto por Moore.

Estas barreiras se deram principalmente pela redução das dimensões dos transistores, encontrando efeitos não considerados nos dispositivos maiores, que já eram amplamente estudados. A maior preocupação foi na presença dos efeitos no funcionamento dos dispositivos ocasionados pela redução do comprimento de canal, chamados efeitos de canal curto ou SCE (*Short Chanel Effects*). Isto fez com que obrigatoriamente fosse repensado as características físicas utilizadas na construção dos dispositivos MOSFETs para que evoluíssem não mais somente na dimensão, como havia sido feito com o avanço dos processos, porém em sua estrutura, de forma que continuasse o escalamento das dimensões.

Com essa premissa, desenvolveu-se a estrutura de silício sobre isolante [4;5;6;7], hoje amplamente conhecida como SOI (*Silicon on Insulator*), que possibilitou uma redução significativa dos efeitos que atrapalhavam o avanço do transistor MOS convencional, tendo sua primeira implementação industrial em 1998 pela empresa IBM (*International Business Machine*)[8].

Porém, somente esta evolução estrutural não possibilitou o escalamento previsto por Moore e esperado pela indústria, de forma que com o tempo foram

desenvolvidas novas tecnologias baseadas em novos materiais e estruturas. Na figura 1.1 é apresentado algumas destas tecnologias a partir do nó tecnológico de 130 nm.



Figura 1.1 – Evolução estrutural tecnológica ao longo do tempo.

Fonte: adaptado de Claeys, C. (2009)

Uma destas alternativas estruturais foi a criação de estruturas tridimensionais com múltiplas portas como os MugFETs (*Multiple Gate Field Effect Transistors*), onde a porta do dispositivo apresenta uma maior área ao redor de seu canal, havendo um maior controle eletrostático da porta sobre o canal [9]. A partir disso, foi necessário a redução da dimensão da largura da aleta (W<sub>Fin</sub>) do dispositivo (FinFET) para se manter o controle da porta sobre o canal com a diminuição do comprimento de canal. Devido à sua baixa capacidade de corrente de dreno (em relação aos dispositivos anteriores) foram agrupados em paralelo a outros dispositivos (sendo considerados aletas (Fin)) de mesmas dimensões e características para se obter valores de corrente de dreno desejados. Há diversos dispositivos de múltiplas portas que são descritos de acordo com o número de portas (porta dupla, tripla, quadrupla).

Dentre as estruturas existentes no mercado atual, este trabalho se destinará ao estudo da estrutura SOI – FinFET de porta tripla, devido a sua ampla utilização comercial e acadêmica.

Desde 2006, a Escola Politécnica da Universidade de São Paulo (USP) vem estudando transistores avançados para futuros nós tecnológicos. Inicialmente dedicando-se ao estudo, caracterização elétrica e modelagem de transistores FinFET fabricados no centro de pesquisas imec na Bélgica [10]. Em seguida, concentrou esforços em pesquisas com o objetivo de fabricar dispositivos FinFETs como prova de conceito. Em 2008 foi submetido e aprovado um projeto temático da FAPESP (Processo 2008/05792-4) intitulado "Projeto, Fabricação e Caracterização de Transistores FinFETs", reunindo pesquisadores da Escola Politécnica da Universidade de São Paulo (USP), Universidade Estadual de Campinas (UNICAMP) e do Centro Universitário da FEI, sob a coordenação geral do Prof. Dr. João Antonio Martino. Como um dos resultados deste projeto, foi apresentado o primeiro FinFET da América Latina em um Workshop em Salamanca, Espanha, em 12 de dezembro de 2012 [11]. A primeira divulgação na imprensa sobre este trabalho foi feita em 13 de dezembro de 2012 [12]. A figura 1.2 mostra uma foto obtida através de um microscópio eletrônico do primeiro FinFET fabricado na USP utilizando feixe de elétrons. Este dispositivo apresenta de 50 a 100 nm de largura de aleta (WFin), 100 nm de altura de aleta (H<sub>Fin</sub>), 200 nm de óxido enterrado ( $t_{box}$ ), 4,5 nm de óxido de porta ( $t_{ox}$ ) e 1  $\mu$ m de comprimento de canal (L). Detalhes técnicos do projeto e caracterização elétrica do FinFET com feixe de elétrons para definir o dispositivo podem ser consultados nas referências [13;14].



Figura 1.2 – Primeiro FinFET SOI brasileiro fabricado na USP com feixe de elétrons em 2012.

Fonte: adaptado de Rangel R. [14]

Neste mesmo projeto temático, outra metodologia de fabricação de FinFET foi desenvolvida pela UNICAMP, utilizando-se neste caso o feixe de íons (FIB) para definição da aleta de silício [15].

Embora ambos os dispositivos fabricados no Brasil tenham um perfil mais acadêmico, os pesquisadores brasileiros mostraram que, além da capacidade de fabricação de dispositivos avançados, está investindo em estudos de dispositivos de alta tecnologia mundial. Quando o projeto foi iniciado em 2008, não havia nenhuma tecnologia comercial com este tipo de transistor. Em 2011, a Intel apresentou pela primeira vez uma tecnologia de fabricação comercial utilizando dispositivo não planar (FinFET, também conhecido por transistor 3D), mostrando que a proposta do projeto temático tinha um alvo correto. Além da formação de recursos humanos em alta tecnologia, o conhecimento deste tipo de transistor é fundamental também para os projetistas de circuitos integrados, já que a tecnologia se tornou comercial para aplicações avançadas.

A ideia de polarizar os dispositivos em um ponto constante com a temperatura em corrente de dreno e tensão de porta, já vem sido estudada desde pouco antes a década de 1990 [16] e teve dificuldade de se estabelecer inicialmente, devido às altas tensões de operação dos transistores, que não justificavam a utilização de uma polarização tão baixa, próxima à tensão de limiar. Porém, a redução das dimensões dos dispositivos, trouxe consigo a redução das tensões de operação do mesmo, viabilizando a polarização nas proximidades do ponto de ZTC (*Zero Temperature Coefficient*).

Este ponto invariante com a temperatura (ZTC) é relevante pois cada vez mais os seguimentos que motivam a evolução da microeletrônica (militar, espacial e médico) trabalham com amplas faixas de temperatura, e necessitam assegurar o mesmo funcionamento eficiente dos equipamentos nas diversas temperaturas em que atuam, além do mais o próprio circuito no qual os dispositivos estão inseridos geram um aumento e diferenciação da temperatura como pode ser visto na figura 1.3, onde há diferenciação de temperatura em regiões de um mesmo chip. Logo, um ponto que tem suas características de funcionamento com pouca ou nenhuma variação em relação à temperatura, auxilia no acoplamento do circuito como um todo e também na qualidade de operação entregue pelo sistema.



Figura 1.3 – Ilustração de diferença de temperatura em um chip.

Fonte: SATO et al. (2005) [17].

Em circuitos analógicos, com o intuito de manter suas características, é mais utilizado no ponto ZTC em relação a corrente de dreno, porém pode ser utilizado o ponto ZTC em relação à transcondutância, onde para circuitos como amplificadores, depende deste parâmetro para manter-se o ganho.

Porém os seguimentos que lideram a evolução da microeletrônica são afetados ou devem estar preparados para enfrentar ambientes desfavoráveis, com grande variação de temperatura [18;19] e a presença de radiação. Esta segunda, sendo um grande problema à estabilidade dos dispositivos, devido à sua influência em alteração das características físicas do dispositivo.

Os dispositivos SOI já são utilizados nestes seguimentos, tais como militar e aeroespacial, com o intuito de reduzir os efeitos sofridos pela radiação ionizante presente nos locais de sua operação. Sendo desta forma, a invariância em relação aos efeitos da radiação um fator sempre importante de ser estudado.

#### 1.2 Objetivo

Este trabalho teve como objetivo analisar o comportamento da tensão do ponto invariante com a temperatura (ZTC) em dispositivos SOI-FinFET de porta tripla, dos tipos P e N, sob efeito de tensionamento e radiação. As análises foram feitas com o auxílio de medidas experimentais e modelo analítico [20].

Para isso, foram feitas as análises da tensão de limiar e da transcondutância para dispositivos com e sem tensionamento (uniaxial e biaxial) e com e sem radiação de prótons.

Foi utilizado o modelo melhorado de obtenção de V<sub>ZTC</sub> [21] a fim de se verificar sua adequação ao caso de utilização de tensionamento e radiação nos dispositivos SOI FinFETs.

#### **1.3 Estrutura do trabalho**

O trabalho está apresentado em sete capítulos, cujas descrições estão apresentadas abaixo:

Capítulo 1 – INTRODUÇÃO: Capítulo destinado a apresentar a evolução histórica e tecnológica dos transistores, e a Lei de Moore, a qual previa esta evolução. Junto ao mesmo, são apresentados a motivação e o objetivo do trabalho, assim como sua estrutura.

Capítulo 2 – CONCEITOS GERAIS: Neste capítulo são apresentadas as características da tecnologia SOI relevantes ao estudo, suas vantagens e parâmetros elétricos. O dispositivo SOI-FinFET é apresentado e também os efeitos estudados no mesmo.

Capítulo 3 – PONTO INVARIANTE COM A TEMPERATURA: Neste capítulo é apresentado o que é o ponto invariante com a temperatura, a vantagem de seu uso e os modelos para cálculo do mesmo para as regiões de operação linear e saturação.

Capítulo 4 – MATERIAIS E MÉTODOS: Neste capítulo são apresentadas as características físicas dos dispositivos analisados, os equipamentos utilizados para

medidas, as condições sob as quais foram obtidos os valores experimentais e o modo de extração dos parâmetros utilizados.

Capítulo 5 – RESULTADOS EXPERIMENTAIS: Neste capítulo são analisados os dados experimentais dos dispositivos operando na região linear e na região de saturação, sob influência das diversas temperaturas. Os valores obtidos são aplicados ao modelo e comparados ao valor de ZTC gráfico.

Capítulo 6 – CONCLUSÕES DO TRABALHO: Neste último capítulo, são apresentadas as conclusões obtidas com o desenvolvimento do trabalho.

Na sequência, são apresentadas as publicações geradas e as referências bibliográficas do estudo.

### 2 CONCEITOS GERAIS

Neste capítulo são apresentados os principais conceitos e parâmetros necessários para a realização do estudo, estrutura e efeitos contidos nos dispositivos estudados.

#### 2.1 Tecnologia SOI

A tecnologia SOI utiliza lâminas de Silício sobre Isolante (SOI – Silicon on Insulator), onde são construídos os transistores SOI MOSFET (Fig 2.1).

Em comparação com a tecnologia MOS convencional, apresenta vantagens, com a finalidade de solucionar os problemas encontrados na tecnologia anterior para continuação da escalabilidade, iniciando pela maior facilidade nas etapas do processo de fabricação devido a isolação dos dispositivos auxiliada pelo óxido enterrado; aumento na densidade de integração devido a menores intervenções estruturais para isolação; eliminação do efeito tiristor parasitário encontrado na estrutura CMOS devido a presença das cavidades [22;23]; maior transcondutância, redução do efeito de canal curto e também melhor inclinação de sublimiar.

Contudo, algumas desvantagens estão presentes também nesta tecnologia, como o efeito transistor parasitário [24]; a elevação abrupta de corrente [25]; efeito de auto aquecimento (*self-heating*) [26]; e também o alto valor associado à fabricação da lâmina SOI.



Figura 2.1 – Ilustração estrutural do transistor SOI MOSFET planar.

Fonte: Autor

A Fig. 2.1 apresenta a estrutura e parâmetros de um transistor SOI, onde t<sub>ox</sub> é a espessura do óxido de porta, t<sub>si</sub> a espessura da camada de silício e t<sub>box</sub> é a espessura da camada de óxido enterrado; e 1<sup>ª</sup> interface é a interface entre óxido de porta e o canal, 2<sup>ª</sup> interface é a interface entre canal e óxido enterrado e 3<sup>ª</sup> interface é a interface entre o óxido enterrado e o substrato.

#### 2.1.1 Classificação dos Transistores SOI

Os transistores SOI são classificados conforme seu modo de operação e este depende da sua espessura do filme de silício (t<sub>Si</sub>) e da profundidade máxima de depleção (x<sub>dmáx</sub>), que dependente da variação da temperatura (T) e da concentração de dopantes na região do canal (N<sub>A</sub>). Conforme equação 2.1 [27].

$$x_{dmax} = \sqrt{\frac{4 \cdot \varepsilon_{Si} \cdot \phi_F}{q \cdot N_A}}$$
, onde  $\phi_F = \frac{K \cdot T}{q} \cdot \ln\left(\frac{N_A}{n_i}\right)$  (2.1)

Onde:

 $\epsilon_{Si}$  é a permissividade do silício

 $\phi_F$  é o potencial de Fermi

q é a carga elementar do elétron

NA é a concentração de dopantes do tipo aceitadores na região do canal

ni a concentração intrínseca de portadores

K é a constante de Boltzmann

T a temperatura em Kelvin.

Com isso os transistores SOI podem ser classificados como SOI parcialmente depletado (Partially Depleted SOI) e SOI totalmente depletado (Fully Depleted SOI).

#### 2.1.1.1 SOI Parcialmente Depletado

Esta classificação ocorre quando se tem um dispositivo com a espessura da camada de silício, maior que duas vezes a profundidade máxima de depleção ( $t_{Si} > 2x_{dmáx}$ ). Desta forma, a camada de depleção proveniente da primeira interface não interage com a de depleção proveniente da segunda interface, existindo assim uma região neutra que, quando flutuante, poderá acarretar efeitos indesejados no dispositivo, tais como: o efeito de elevação abrupta da corrente (efeito *kink*) e o efeito do transistor bipolar parasitário [28]. Devido a não interação entre as camadas de depleção, o comportamento do transistor SOI parcialmente depletado se assemelha muito ao transistor MOSFET convencional, principalmente quando o canal é aterrado.

#### 2.1.1.2 SOI Totalmente Depletado

Neste dispositivo, a espessura da camada de silício é menor do que a profundidade máxima de depleção da primeira interface (t<sub>Si</sub> < x<sub>dmáx</sub>), de forma que depende somente da inversão da primeira interface para que o dispositivo esteja com seu canal totalmente depletado, sendo afetada pela polarização da segunda interface, podendo estar na região de acumulação, depleção ou inversão [29;30;31;32], sendo a região de inversão da segunda interface, uma forma de operação não desejada, pela falta de controle pela tensão aplicada à porta.

Este é o modo de operação mais utilizado, uma ver que apresentas as melhores características elétricas, como: menor influência de efeito de canal curto; maior transcondutância; inclinações de sublimiar próximas ao limite teórico de 60 mV/déc; e a eliminação do efeito *kink [33;34]*.

#### 2.1.2 Parâmetros Elétricos

#### 2.1.2.1 Tensão de Limiar

#### 2.1.2.1.1 MOS Convencional

A tensão de limiar (V<sub>T</sub>) é dada como a tensão aplicada à porta que induz a formação de uma camada de inversão com os portadores minoritários na interface com o óxido de porta no canal do transistor de forma a permitir a passagem da corrente entre fonte e dreno. Para transistores planares, esta condição ocorre quando o potencial de superfície atinge o valor próximo a duas vezes o potencial de Fermi  $(\phi_S = 2\phi_F)$ , podendo ser descrita na equação (2.2) para um transistor nMOSFET (substrato do tipo p) [35].

$$V_{\rm T} = V_{\rm FB} + 2.\,\phi_{\rm F} - \frac{Q_{\rm depl,MOS}}{C_{\rm OX}}$$
(2.2)

Sendo, V<sub>FB</sub> a tensão de faixa plana (eq. 2.3),  $\phi_F$  o potencial de Fermi (eq. 2.1), Q<sub>depl,MOS</sub> a densidade de carga de depleção (eq 2.4) no canal e C<sub>ox</sub> a capacitância do óxido de porta por unidade de área do mesmo (eq. 2.5). Descritas nas equações (2.3) (2.4) e (2.5) respectivamente.

$$V_{FB} = \phi_{MS} - \frac{Q_{OX}}{C_{OX}}$$
(2.3)

$$Q_{depl,MOS} = -q \cdot N_A \cdot x_{dmax}$$
(2.4)

$$C_{OX} = \frac{\varepsilon_{OX}}{t_{OX}}$$
(2.5)

Onde,  $\phi_{MS}$  é a diferença da função trabalho entre o metal de porta e o semicondutor, Q<sub>OX</sub> é a densidade de cargas fixas no óxido,  $\varepsilon_{OX}$  a permissividade do óxido e tox a espessura do mesmo.

#### 2.1.2.1.2 SOI MOSFET

Como em um transistor PD SOI não existe a interação entre as camadas de depleção da primeira e segunda interface, suas características se assemelham ao MOSFET convencional. A forma de cálculo de tensão de limiar pode ser feita através da equação (2.2).

Porém o transistor FD SOI, devido a interação entre as camadas de depleção, é necessário considerar a polarização da segunda interface, como mostrado nas equações (2.6) e (2.7) que seguem o modelo [36].

$$V_{GS} = \phi_{MS1} - \frac{Q_{OX}}{C_{OX}} + \left(1 + \frac{C_{Si}}{C_{OX}}\right) \cdot \phi_{S1} - \frac{C_{Si}}{C_{OX}} \cdot \phi_{S2} - \frac{\frac{1}{2}Q_{depl,SOI} + Q_{inv1}}{C_{OX}}$$
(2.6)

$$V_{GB} = \phi_{MS2} - \frac{Q_{BOX}}{C_{BOX}} + \left(1 + \frac{C_{Si}}{C_{BOX}}\right) \cdot \phi_{S2} - \frac{C_{Si}}{C_{BOX}} \cdot \phi_{S1} - \frac{\frac{1}{2}Q_{depl,SOI} + Q_{S2}}{C_{BOX}}$$
(2.7)

Este modelo despreza a queda de potencial no substrato.

Onde,  $\phi_{MS1} e \phi_{MS2}$  são as diferenças das funções trabalhos entre metal de porta e o canal e entre o substrato e o canal, respectivamente; C<sub>BOX</sub> é a capacitância por unidade de área do óxido enterrado e C<sub>Si</sub> é a capacitância do filme de silício por unidade de área; Q<sub>inv1</sub> é a densidade de carga na inversão na primeira interface; Q<sub>S2</sub> a densidade de carga na segunda interface e Q<sub>depl,SOI</sub> é a densidade de carga na camada de silício do transistor para um totalmente depletado, descrita pela equação (2.8).

$$Q_{depl,SOI} = -q \cdot N_A \cdot t_{Si}$$
(2.8)

A tensão de limiar da primeira interface (V<sub>TH1</sub>) é descrita através da análise das equações 2.6 e 2.7 em relação as condições de operação conforme polarização da segunda interface ou substrato (V<sub>GB</sub>). Sendo três polarizações distintas, acumulação, inversão e depleção.

Com isso, leva-se em consideração os potenciais de superfície e as cargas de inversão e interface para as duas interfaces do canal.

Com a segunda interface em modo acumulação sabe-se que  $\phi_{S1}=2\phi_F$ ,  $\phi_{S2}=0$  e  $Q_{inv1}=0$ , logo, substituindo estes valores na equação 2.6, temos:

$$V_{T1,acc2} = \phi_{MS1} - \frac{Q_{OX}}{C_{OX}} + \left(1 + \frac{C_{Si}}{C_{OX}}\right) \cdot 2\phi_{F} - \frac{\frac{1}{2}Q_{depl,SOI}}{C_{OX}}$$
(2.9)

Utilizando a mesma análise para a segunda interface em inversão, sabendo que  $\phi_{S1}=2\phi_F$ ,  $\phi_{S2}=2\phi_F$  e  $Q_{inv1}\approx0$  e substituindo na equação (2.6) temos a equação (2.10).

$$V_{T1,inv2} = \phi_{MS1} - \frac{Q_{OX}}{C_{OX}} + 2\phi_F - \frac{\frac{1}{2}Q_{depl,SOI}}{C_{OX}}$$
(2.10)

Para esta análise para a segunda interface na região de depleção sabemos que  $\phi_{S1}=2\phi_F$ ,  $0<\phi_{S2}<2\phi_F$  e  $Q_{inv1}=0$ , porém agora haverá influência da segunda interface no canal. Substituindo estes valores agora em 2.6, temos:

$$V_{T1,depl2} = V_{T1,acc2} - \frac{C_{Si} \cdot C_{BOX}}{C_{OX} \cdot (C_{Si} + C_{BOX})} \cdot (V_{GB} - V_{GB,acc2})$$
(2.11)

Para qual V<sub>GB,acc2</sub> deverá ser calculado com as características da segunda interface em acumulação ( $\phi_{S1}=2\phi_F$ ,  $\phi_{S2}=0$  e Q<sub>S2</sub>=0) na equação 2.7.

$$V_{GB,acc2} = \phi_{MS2} - \frac{Q_{BOX}}{C_{BOX}} - \frac{C_{Si}}{C_{BOX}} \cdot 2\phi_F - \frac{\frac{1}{2}Q_{depl,SOI}}{C_{BOX}}$$
(2.12)

#### 2.1.2.2 Transcondutância

A transcondutância é o parâmetro que expressa o controle das cargas do canal através da tensão de porta e pode ser definida pela equação (2.13).

$$gm = \frac{dI_{DS}}{dV_{GS}}$$
(2.13)

Através da resolução da equação (2.13) em conjunto com a utilização da equação da corrente de dreno na região de saturação do dispositivo (2.14) é possível encontrar a equação da transcondutância em saturação conforme equação (2.15).

$$I_{Dsat} = \frac{\mu_{N} \cdot C_{OX}}{2(1+\alpha)} \cdot \frac{W}{L} (V_{GS} - V_{T})^{2}$$
(2.14)

$$gm_{sat} = \frac{\mu_N \cdot C_{OX}}{(1+\alpha)} \cdot \frac{W}{L} (V_{GS} - V_T)$$
(2.15)

Onde  $\mu_N$  é a mobilidade dos portadores e  $\alpha$  é a associação de capacitâncias do transistor, como é descrito a seguir.

Conhecido como modelo de Lim & Fossum, este relaciona a associação das capacitâncias do canal do transistor entre a porta e o substrato.

Para SOI PD, como a segunda interface não interage com a primeira o valor de  $\alpha$  é dado por,  $\alpha = \frac{C_{Si}}{C_{ox}}$ . Semelhante ao MOSFET convencional, que só tem interação da primeira interface  $\alpha = \frac{C_{depl}}{C_{ox}}$ .

O FD SOI, depende da forma de operação em que se encontra a segunda interface. Para a mesma em depleção, há influência da capacitância do óxido enterrado de forma que a mesma seja associada em série, como,  $\alpha = \frac{C_{Si}.C_{box}}{C_{ox}(C_{Si}.C_{box})}$ . Porém com a segunda interface operando em acumulação, faz com que seja anulada a interação da capacitância do óxido enterrado, voltando o valor de  $\alpha$  a ser  $\alpha = \frac{C_{Si}}{C_{ox}}$ .
Figura 2.2 – Ilustração da associação de capacitâncias nos transistores SOI. A) Transistor MOSFET convencional; B) Transistor SOI PD; C) Transistor SOI FD com a segunda interface em depleção; D) Transistor SOI FD com a segunda interface em acumulação.



Fonte: Adaptado de [33].

Desta equação (2.15) é possível se observar a proporção da transcondutância com a mobilidade, que será utilizada posteriormente neste trabalho.

Este equacionamento utilizado na região de tríodo, obtém-se através da equação da corrente nesta região (2.16) e chegando a equação de transcondutância (2.17).

$$I_{Dtriodo} = \frac{\mu_{N}.C_{OX}.W}{L} ((V_{GS} - V_{T}).V_{DS} - \frac{(1+\alpha)V_{DS}^{2}}{2})$$
(2.16)

$$gm_{triodo} = \frac{\mu_{N}. C_{OX}. W}{L}. V_{DS}$$
(2.17)

É comumente utilizado o valor de gm máximo utilizando para isso a mobilidade livre da influência de campos verticais provenientes da porta, sendo o valor da mobilidade para esta situação (µ₀).

### 2.2 Transistores SOI FinFET

Com o avanço da tecnologia foi necessário melhorar o acoplamento eletrostático entre porta e canal para minimizar os efeitos de canal curto, através dos transistores de múltiplas portas (MuGFETs), também conhecido como FinFET de porta tripla ou transistor 3D.

Uma exemplificação do mesmo, segue na figura 2.3



Figura 2.3 – Ilustração estrutural do transistor SOI FinFET.

Fonte: Autor

# 2.2.1 Parâmetros Elétricos

### 2.2.1.1 Tensão de Limiar

Devido às múltiplas portas, a tensão de limiar se difere da tensão de limiar de um SOI MOSFET planar, devido a inversão poder ocorrer primeiramente em alguma parte do canal e não no canal por inteiro, desta forma a condução podendo ocorrer até mesmo em inversão fraca ( $\phi_S < 2\phi_F$ ) [37]. Podendo então ser expressa pela equação 2.18 [38].

$$V_{T_{MuGFET}} = \phi_{MS} + \frac{KT}{q} \ln\left(\frac{2C_{OX}KT}{q^2 n_i t_{si}}\right) + \frac{\pi^2 \hbar^2}{2qm_r t_{si}^2}$$
(2.18)

Para dimensões de t<sub>si</sub> maiores

que 20 nm o efeito quântico pode ser desprezado, que é o último termo da equação (2.18).

### 2.2.1.2 Transcondutância

Como explicado no item 2.1.1.2, a transcondutância é um parâmetro totalmente dependente da corrente de dreno que para o caso de transistores de múltiplas portas se torna dependente não da relação da largura pelo comprimento de canal, porém da relação da largura (W<sub>Fin</sub>) da aleta (*Fin*) em conjunto com sua altura (H<sub>Fin</sub>).

Como se objetiva ter aletas mais altas e mais finas para um melhor acoplamento eletrostático [39], o W<sub>eff</sub> (largura efetiva de canal) pode ser aproximada pela soma do perímetro da porta em torno do canal.

$$W_{eff} = W_{Fin} + 2. H_{Fin}$$
(2.19)

Devido à redução da largura da aleta, tem-se uma redução considerável da capacidade de corrente fornecida pelo dispositivo. Desta forma é necessário a utilização de múltiplos dispositivos agrupados em paralelo, os quais devem manter uma distância de passo que não interfira no funcionamento um do outro.

Devido ao processo de fabricação, a mobilidade que influencia diretamente na corrente é diferente para o topo e para as laterais devido à orientação cristalográfica do silício [40] nas laterais e no topo.

A corrente para estes dispositivos pode ser calculada através da equação 2.20.

$$I_{DFinFET} = I_{DPlanar} \frac{\theta. \,\mu_{topo}. W + 2. \,\mu_{lateral}. H_{Fin}}{\mu_{topo}. P}$$
(2.20)

Onde, I<sub>DPlanar</sub> é a corrente calculada para um transistor planar hipotético de mesma área que o FinFET;  $\theta$  é um fator que indica se o transistor tem duas ou três portas, sendo seu valor 0 ou 1 respectivamente; P é o passo entre as aletas;  $\mu_{topo}$ ,  $\mu_{lateral}$  as mobilidades das interfaces de topo e laterais.

# 2.3 Tensionamento Mecânico

O tensionamento mecânico é uma técnica desenvolvida para aumento da mobilidade e, consequentemente, da corrente e da transcondutância, através da alteração da largura da banda proibida do semicondutor. Como nos transistores FinFETs há uma redução indesejável da corrente de dreno devido a condução ocorrer mais concentrada nas interfaces laterais (onde a mobilidade é menor), esta técnica de tensionamento [41], mostrou que há um aumento significativo da corrente de dreno de estado ligado (IoN) [42].

Este tensionamento pode ocorrer de duas formas, o tensionamento bidirecional que provém de um tensionamento de toda a lâmina, e o tensionamento unidirecional, que é um tensionamento localizado nos dispositivos na direção do canal.



Figura 2.4 – Ilustração do efeito de tensionamento mecânico na estrutura do silício.

Fonte: Adaptado de http://www.penstarsys.com/editor/tech/cpu/amd/str\_sil/

### 2.3.1 Tensionamento Bidirecional

Para obtenção do tensionamento bidirecional é crescido o filme de silício sobre uma liga de silício e germânio (Si<sub>x</sub>Ge<sub>x</sub>), de forma que o crescimento epitaxial deste filme de silício seja tensionado devido ao maior espaçamento da rede de germânio, átomos mais espaçados uns dos outros na rede cristalográfica. O silício crescido sobre a liga terá um tensionamento em ambas as direções [43] devido à rede da liga de silício/germânio.

O espaçamento dos átomos com esse tensionamento é benéfico à mobilidade dos elétrons devido a ter menos atrito na passagem do mesmo, porém prejudicial a mobilidades das lacunas.

#### 2.3.2 Tensionamento Unidirecional

O tensionamento unidirecional é obtido através da deposição de uma camada de um material com a constante de dilatação por temperatura diferente da do silício.

Pode ser obtido através da deposição de nitreto sobre a região de porta do dispositivo, esta técnica é chamada de CESL (*Contact Etch Stop Layer*), na qual sua efetividade depende do comprimento do canal. Quanto menor mais eficaz a técnica será. Esta técnica é utilizada para um tensionamento do tipo tensivo [44] da região do canal em seu sentido longitudinal de forma a facilitar a passagem de elétrons, sendo melhor utilizada em dispositivos nMOS.

Porém, para melhor mobilidade para lacunas, é necessário a realização da técnica de compressão da rede de silício, que pode ser obtida através da deposição de uma liga de germânio/silício dentre as regiões de dreno e fonte, com o propósito de gerar um efeito parecido com o bidirecional, porém localizado e somente em um sentido. Desta forma facilitando a passagem de lacunas pelo canal, sendo melhor aproveitada em dispositivos pMOS.

Entre as duas formas de tensionamento (bidirecional e unidirecional), a segunda possui a vantagem de ser implantada de forma localizada, permitindo a

utilização de suas duas formas, tensiva e compressiva, em uma mesma lâmina, dependendo das características do filme depositado.

# 2.4 Radiação

A radiação é a propagação de energia entre dois pontos, e a radiação de prótons dos dispositivos aqui estudados é ionizante, as quais tem energia suficiente para provocar o deslocamento de elétrons em um átomo e ainda há a possibilidade de deslocamentos atômicos, alterando a rede cristalina do silício, este efeito é diretamente associado a redução da mobilidade do dispositivo.

A radiação de partículas ocorre devido a partículas com grande quantidade de energia chocar-se contra o dispositivo, e a outra forma possível, a por ondas eletromagnéticas ocorre devido ao efeito fotoelétrico que ocorre devido a penetração dessas.

Devido à essa radiação ionizante, ocorre o efeito de geração de pares elétronlacunas, que podem ainda influenciar a geração de mais pares e ocasionar outros efeitos na dissociação dos pares [45].

Os efeitos associados à radiação são divididos em duas categorias, os efeitos de evento único (*SEE – Single Event Effects*), acarretados pela incidência de uma única partícula, e os efeitos de dose ionizante total (*Total Dose Effects*), que são ocasionados pela exposição continua dos dispositivos à radiação.

# 2.4.1 Efeitos de Evento Único

Ocorridos devido a geração de pares elétron-lacunas na região ativa do transistor com a penetração de uma partícula ionizante, os elétrons dos pares tendem ao maior potencial polarizado, criando uma corrente elétrica anormal que adicionada à de fonte e dreno pode causar efeitos de mudança de estado lógico do dispositivo, chegando em algumas delas, inutilizar o dispositivo.

Estes eventos são conhecidos também como eventos transitórios da radiação, pois depois de um período de tempo, os pares elétron-lacuna criados na região ativa do dispositivo tendem a se reagrupar.

### 2.4.2 Efeitos de Dose Ionizante Total

Estes efeitos são mais associados à penetração das partículas no óxido e em sua interface com o filme de silício, que afetam diretamente as características elétricas do transistor.

Os pares elétron-lacuna são criados também pela passagem da partícula no óxido, devido à maior mobilidade dos elétrons, na dissociação dos pares alguns dos elétrons não se recombinam com as lacunas e saem pela porta, porém as lacunas que sobram, ficam armadilhadas devido sua baixa mobilidade [46], originando um aumento de cargas fixas no óxido, já que possuem carga positiva.

Com o aumento das cargas fixas no óxido altera-se a tensão de limiar, devido à dependência da equação da mesma por Q<sub>OX</sub>. Por esta carga ser positiva, a mesma gera um deslocamento da tensão de limiar no sentido de redução da mesma.

Outro efeito da radiação é a criação de armadilhas na interface SiO<sub>2</sub>/Si [47], que são cargas que se comportam conforme seu nível de energia. Estas se tiverem seu nível de energia abaixo da banda proibida serão doadoras, desta forma se o nível da energia for maior que o de nível de Fermi da interface, a armadilha cederá um elétron ao silício.

Adotando uma armadilha de nível de energia acima da banda proibida, será uma armadilha aceitadora, que com o nível de Fermi acima do nível de energia da armadilha, a armadilha aceitará um elétron.

Para um dispositivo de canal n, as armadilhas de interface que atuaram primeiro são as de nível de energia acima da banda proibida, logo, serão em sua maioria de natureza aceitadora, isso em uma análise direta à tensão de limiar, mostra um deslocamento para o lado de maior potencial.

Os dois efeitos atuando juntos são diferentes para um dispositivo de canal n e de canal p. No de canal n, os dois tendem a se anular, porém as cargas no óxido são mais significativas, deslocando a tensão de limiar negativamente. Em um dispositivo de canal p, os efeitos se somam, de forma que os dois influenciam negativamente a tensão de limiar.

Em [48], é exemplificado que com o tempo e a temperatura as cargas fixas do óxido, tendem a migrar para a interface, aumentando a quantidade de armadilhas de interface, este efeito é chamado de rebatimento (*rebound*).

### 2.4.3 Comparação entre SOI MOSFET e MOSFET convencional

A grande vantagem do SOI MOSFET é sua menor área susceptível à efeitos da radiação na região ativa de silício, onde o MOSFET tem todo seu substrato para proporcionar a penetração das partículas.

Em contrapartida, o dispositivo SOI mesmo sofrendo menos influencia na região de silício do canal, possuí o óxido enterrado, que como visto anteriormente, está susceptível a instalação de cargas no óxido e armadilhas de interface que são efeitos permanentes e que podem alterar parâmetros de funcionamento do dispositivo.

# **3 PONTO INVARIANTE COM A TEMPERATURA**

Neste capítulo é apresentado o conceito do ponto invariante com a temperatura (ZTC), seu método de extração gráfica e o modelo matemático para obtenção do mesmo.

# 3.1 Conceito

O ponto invariante com a temperatura (ZTC) é o ponto de polarização (V<sub>G</sub>=V<sub>ZTC</sub> e I<sub>DS</sub>=I<sub>ZTC</sub>) do transistor que é constante (ou quase constante) com a variação da temperatura [49].

Este ponto pode ser estudado em relação a tensão de polarização da porta, onde é denominado V<sub>ZTC</sub> e/ou com relação a variação da corrente de dreno (I<sub>ZTC</sub>). Pode ser observado tanto no dispositivo operando na região linear, quanto operando na região de saturação, no cruzamento das curvas das diferentes temperaturas estudadas.

Para entender o fenômeno, é necessário compreender que com o aumento da temperatura a mobilidade dos portadores sofre uma redução proporcional [48], reduzindo a corrente de dreno, o que é facilmente visto na figura 3.1 após o ponto de cruzamento. Enquanto a parte que antecede o ponto de cruzamento é justificada através da concentração de portadores intrínsecos, onde com o aumento da temperatura a concentração é aumentada proporcionalmente e isso gera uma redução do potencial de Fermi e consequentemente a redução da tensão de limiar.

Logo, a existência deste ponto de cruzamento (ZTC) ocorre devido à compensação destas alterações sofridas na tensão de limiar e na mobilidade (e consequentemente na transcondutância) dos dispositivos [50], dando origem a um ponto (ZTC), onde a corrente I<sub>ZTC</sub> e tensão V<sub>ZTC</sub> são praticamente constantes com a variação temperatura.





Fonte: Autor

O mesmo efeito pode ser observado nas curvas de transcondutância (g<sub>m</sub> x V<sub>G</sub>), nas regiões linear e saturação, como mostrado na figura 3.2.

 $\label{eq:Figura} \begin{array}{l} \text{Figura 3.2-Curva experimental de gm em função de V_G para as temperaturas estudadas, para W_{\text{Fin}} = \\ 120 \text{nm e L} = 150 \text{nm onde A região linear e B região de saturação.} \end{array}$ 



Fonte: Autor

Este fenômeno é chamado comumente de ponto, porém na maioria dos casos, o mesmo é uma região, devido às curvas cruzarem muito próximas, porém não são todas necessariamente juntas.

### 3.2 Modelo

O modelo analítico utiliza como referência a igualdade das correntes de dreno dos dispositivos (I<sub>ZTC</sub>), na faixa de temperatura estudada, para uma certa polarização de porta (V<sub>ZTC</sub>) constante. Logo, há uma diferenciação no modelo para o transistor operando na região linear e na região de saturação.

O modelo de Camilo-Martino [51] utilizados neste estudo é baseado nos parâmetros básicos do transistor tipo n, tensão de limiar e transcondutância, onde este último é utilizado no lugar da mobilidade devido à relação proporcional entre estes parâmetros e a maior facilidade de extração da transcondutância.

Neste trabalho estendemos o modelo da referência [51] para ser utilizado também em transistores tipo p, completando assim a sua abrangência.

#### 3.2.1 Região Linear

A corrente de dreno no transistor nMOS operando na região linear é dada na equação 3.1:

$$I_{DS1} = \frac{\mu_{n1}.C_{ox}.W}{L} \left[ (V_G - V_{TN1}).V_{DS} - \frac{n_1.V_{DS}^2}{2} \right]$$
(3.1)

Onde:

As medidas referenciadas em 1, são as medidas na temperatura T<sub>1</sub>, trabalhada aqui como 293 K, ou 20 °C.

I<sub>DS1</sub>: é a corrente de dreno na temperatura T<sub>1</sub>;

 $\mu_{n1}$ : mobilidade do canal na temperatura T<sub>1</sub>;

VTN1: tensão de limiar na temperatura T1;

 $n_1 (= 1 + \alpha_1)$ : fator de corpo na temperatura T<sub>1</sub>.

Como o ponto de ZTC é obtido através das características do dispositivo para duas ou mais temperaturas, é adotado uma temperatura T<sub>2</sub>, onde T<sub>2</sub> > T<sub>1</sub>, e aplicada à equação 3.1 de I<sub>DS</sub> para esta temperatura:

$$I_{DS2} = \frac{\mu_{n2}.C_{ox}.W}{L} \left[ (V_G - V_{TN2}).V_{DS} - \frac{n_2.V_{DS}^2}{2} \right]$$
(3.2)

Considerando que o ponto de ZTC é representado através de um ponto onde a corrente do dispositivo é constante para a tensão aplicada na porta, temos então, V<sub>ZTC</sub> = V<sub>G</sub> e I<sub>D</sub> = I<sub>ZTC</sub>. Obtendo a seguinte igualdade de I<sub>DS1</sub> e I<sub>DS2</sub>.

$$\frac{\mu_{n1}.C_{ox}.W}{L} \left[ (V_{G} - V_{TN1}).V_{DS} - \frac{n_{1}.V_{DS}^{2}}{2} \right] = \frac{\mu_{n2}.C_{ox}.W}{L} \left[ (V_{G} - V_{TN2}).V_{DS} - \frac{n_{2}.V_{DS}^{2}}{2} \right]$$
(3.3)

Simplificando a equação, levando em consideração que a variação do fator de corpo (n) é desprezível com a temperatura, ou seja, n = n1 = n2, temos a equação de VZTC para a região linear (3.4) [51].

$$V_{ZTC_N} = \frac{\mu_{n1} \cdot V_{TN1} - \mu_{n2} \cdot V_{TN2}}{\mu_{n1} - \mu_{n2}} + \frac{n \cdot V_{DS}}{2}$$
(3.4)

A mobilidade é um parâmetro mais trabalhoso de ser obtido, com isso, foi proposto em um modelo aprimorado [51] a utilização da transcondutância, seguindo o argumento:

$$gm_1 = \mu_{n1}C_{ox}\frac{W}{L}V_{DS}$$
(3.5)

Os parâmetros  $C_{ox}$ , W, L e V<sub>DS</sub>, não sofrem influência da variação da temperatura, logo é possível dizer que:

$$\frac{gm_2}{gm_1} = \frac{\mu_{n2}}{\mu_{n1}} = \left(\frac{T_1}{T_2}\right)^c$$
(3.6)

Isso permite reescrever a equação 3.4 (V<sub>ZTC</sub>) e suas sucessoras em função não mais da mobilidade e sim da transcondutância, da seguinte maneira:

$$V_{\text{ZTC}_N} = \frac{\text{gm}_1 \cdot \text{V}_{\text{TH}_1} - \text{gm}_2 \cdot \text{V}_{\text{TH}_2}}{\text{gm}_1 - \text{gm}_2} + \frac{\text{n} \cdot \text{V}_{\text{DS}}}{2}$$
(3.7)

Porém, para o cálculo da tensão de ZTC (V<sub>ZTC</sub>) é necessário ainda, considerar o comportamento da tensão de limiar e da transcondutância, em função da temperatura. Sendo necessário a obtenção dos parâmetros de variação da tensão de limiar pela temperatura  $\left(\frac{\Delta V_{TN}}{\Delta T}\right)$  e o fator de degradação da transcondutância (c).

$$\frac{\Delta V_{\rm TN}}{\Delta T} = \frac{V_{\rm TN2} - V_{\rm TN1}}{T_2 - T_1}$$
(3.8)

$$c = \frac{\log(gm_2) - \log(gm_1)}{\log(T_1) - \log(T_2)}$$
(3.9)

Isolando os parâmetros para obtenção dos valores de V<sub>TN2</sub> e gm<sub>2</sub>, temos:

$$V_{TN2} = V_{TN1} + \frac{\Delta V_{TN}}{\Delta T} \cdot (T_2 - T_1)$$
(3.10)

$$gm_2 = \left(\frac{T_1}{T_2}\right)^c gm_1 \tag{3.11}$$

Substituindo as equações 3.10 e 3.11 na equação 3.7, podemos reescrever a equação de V<sub>ZTC</sub> para a transistor nMOS na região linear:

$$V_{ZTC_N} = \frac{V_{TN_1} - \left(\frac{T_1}{T_2}\right)^c \left(V_{TN_1} + \frac{\Delta V_{TN}}{\Delta T} \cdot (T_2 - T_1)\right)}{1 - \left(\frac{T_1}{T_2}\right)^c} + \frac{n \cdot V_{DS}}{2}$$
(3.12)

Onde, de forma equivalente, temos a equação para um transistor pMOS:

$$V_{ZTC_{P}} = \frac{V_{TP_{1}} - \left(\frac{T_{1}}{T_{2}}\right)^{c} \cdot \left(V_{TP_{1}} + \frac{\Delta V_{TP}}{\Delta T} \cdot (T_{2} - T_{1})\right)}{1 - \left(\frac{T_{1}}{T_{2}}\right)^{c}} + \frac{n.V_{DS}}{2}$$
(3.13)

#### 3.2.2 Região de Saturação

A corrente de dreno no transistor nMOS operando na região de saturação é dada na equação 3.14:

$$I_{DS1} = \frac{\mu_{n1}.C_{ox}.W}{L} \cdot \frac{(V_G - V_{TN1})^2}{2.n_1}$$
(3.14)

Sendo a mesma para a temperatura de referência T<sub>1</sub>. Para a temperatura T<sub>2</sub>, onde T<sub>2</sub> > T<sub>1</sub>, temos:

$$I_{DS2} = \frac{\mu_{n2}.C_{ox}.W}{L} \cdot \frac{(V_G - V_{TN2})^2}{2.n_2}$$
(3.15)

Dado que para o ponto de ZTC,  $V_{ZTC} = V_G e I_D = I_{ZTC}$ , temos a seguinte igualdade:

$$\frac{\mu_{n1}.C_{ox}.W}{L} \cdot \frac{(V_G - V_{TN_1})^2}{2.n_1} = \frac{\mu_{n2}.C_{ox}.W}{L} \cdot \frac{(V_G - V_{TN_2})^2}{2.n_2}$$
(3.16)

Simplificando a equação, levando em consideração que a variação do fator de corpo (n) é desprezível com a temperatura, ou seja,  $n = n_1 = n_2$ , podemos equacionar da seguinte forma:

$$\mu_{n1} \cdot \frac{C_{ox} \cdot W}{L \cdot 2 \cdot n} \cdot (V_G - V_{TN1})^2 = \mu_{n2} \cdot \frac{C_{ox} \cdot W}{L \cdot 2 \cdot n} \cdot (V_G - V_{TN2})^2$$
(3.17)

$$V_{G}^{2} \cdot \mu_{n1} - 2 \cdot V_{G} \cdot V_{TN1} \cdot \mu_{n1} + V_{TN1}^{2} \cdot \mu_{n1} = V_{G}^{2} \cdot \mu_{n2} - 2 \cdot V_{G} \cdot V_{TN2} \cdot \mu_{n2} + V_{TN2}^{2} \cdot \mu_{n2}$$
(3.18)

Com isso chegamos à uma equação do segundo grau:

$$(\mu_{n1-}\mu_{n2})V_G^2 + (2.V_{TN2},\mu_{n2}-2.V_{TN1},\mu_{n1})V_G + (V_{TN1}^2,\mu_{n1}-V_{TN2}^2,\mu_{n2}) = 0$$
(3.19)

E a equacionaremos pela fórmula de Bhaskara:

$$\Delta = b^2 - 4. a. c \tag{3.20}$$

$$\Delta = (2. V_{\text{TN2}}. \mu_{\text{n2}} - 2. V_{\text{TN1}}. \mu_{\text{n1}})^2 - 4. (\mu_{\text{n1}}-\mu_{\text{n2}}). (V_{\text{TN1}}^2. \mu_{\text{n1}} - V_{\text{TN2}}^2. \mu_{\text{n2}})$$
(3.21)

$$\Delta = 4(-2. V_{\text{TN1}}. V_{\text{TN2}}. \mu_{\text{n1}}. \mu_{\text{n2}} + V_{\text{TN1}}^2. \mu_{\text{n1}}. \mu_{\text{n2}} + V_{\text{TN2}}^2. \mu_{\text{n1}}. \mu_{\text{n2}}) \quad (3.22)$$

$$V_{\rm G} = \frac{-b \pm \sqrt{\Delta}}{2.a} \tag{3.23}$$

$$V_{G} = \frac{-(2.V_{TN2}.\mu_{n2}-2.V_{TN1}.\mu_{n1})\pm\sqrt{4(-2.V_{TN1}.V_{TN2}.\mu_{n1}.\mu_{n2}+V_{TN1}^{2}.\mu_{n1}.\mu_{n2}+V_{TN2}^{2}.\mu_{n1}.\mu_{n2})}}{2.(\mu_{n1}-\mu_{n2})}$$
(3.24)

$$V_{\rm G} = \frac{V_{\rm TN1} \cdot \mu_{\rm n1} - V_{\rm TN2} \cdot \mu_{\rm n2}}{\mu_{\rm n1} - \mu_{\rm n2}} \pm \sqrt{\left(\frac{V_{\rm TN1} \cdot \mu_{\rm n1} - V_{\rm TN2} \cdot \mu_{\rm n2}}{\mu_{\rm n1} - \mu_{\rm n2}}\right)^2 - \frac{V_{\rm TN1}^2 \cdot \mu_{\rm n1} - V_{\rm TN2}^2 \cdot \mu_{\rm n2}}{\mu_{\rm n1} - \mu_{\rm n2}}$$
(3.25)

Recordando que a tensão de ZTC é o ponto para o qual a tensão de polarização da porta gera a menor variação da corrente de dreno do dispositivo para diferentes

temperaturas, temos  $V_{ZTC} = V_G$ . O modelo [51] anteriormente estudado, trata apenas de transistores nMOS, desta forma a equação da tensão de ZTC se dá da seguinte forma:

$$V_{\text{ZTC}} = A + \sqrt{A^2 - B} \tag{3.26}$$

Onde os termos A e B são calculados pelas equações 3.27 e 3.28 respectivamente.

$$A = \frac{V_{TN1} \cdot \mu_{n1} - V_{TN2} \cdot \mu_{n2}}{\mu_{n1} - \mu_{n2}}$$
(3.27)

$$B = \frac{V_{TN1}^2 \cdot \mu_{n1} - V_{TN2}^2 \cdot \mu_{n2}}{\mu_{n1} - \mu_{n2}}$$
(3.28)

Como visto no item 3.2.1 deste capítulo, é possível reescrever estas equações em função da transcondutância (gm).

$$A = \frac{V_{TN1} \cdot gm_1 - V_{TN2} \cdot gm_2}{gm_1 - gm_2}$$
(3.29)

$$B = \frac{V_{TN1}^2 gm_1 - V_{TN2}^2 gm_2}{gm_1 - gm_2}$$
(3.30)

Substituindo as equações 3.8 e 3.9 nas equações 3.29 e 3.30, teremos os termos A e B reescritos da seguinte forma:

$$A = \frac{V_{TN1} - \left(V_{TN1} + \frac{\Delta V_{TN}}{\Delta T} \cdot (T_2 - T_1)\right) \cdot \left(\frac{T_1}{T_2}\right)^c}{1 - \left(\frac{T_1}{T_2}\right)^c}$$
(3.31)

$$B = \frac{V_{TN1}^2 - \left(V_{TN1} + \frac{\Delta V_{TN}}{\Delta T} \cdot (T_2 - T_1)\right)^2 \cdot \left(\frac{T_1}{T_2}\right)^c}{1 - \left(\frac{T_1}{T_2}\right)^c}$$
(3.32)

Onde os parâmetros  $\frac{\Delta V_{TN}}{\Delta T}$  e c, são dados nas pelas equações 3.8 e 3.9 respectivamente.

Para que se estenda a validade do modelo também para transistor tipo p, foi proposto neste trabalho a análise e ajuste do modelo para contempla também este

tipo de dispositivo, sendo assim, necessário deduzir novamente a expressão 3.26, resultando para transistores tipo p o indicado na expressão 3.35.

Desta forma, retornando às equações 3.24 e 3.25, é necessário recordar o princípio matemático da equação de segundo grau, onde a mesma entrega dois números reais e possíveis para o valor da variável em evidência, nesse caso V<sub>ZTC</sub>. Sabendo isso, podemos reescrever o modelo encontrado de forma a atender ambos os tipos de transistores, nMOS e pMOs.

$$V_{\rm ZTC} = A \pm \sqrt{A^2 - B} \tag{3.33}$$

A diferenciação ocorre na condicional do dispositivo para estar em modo de saturação, que para nMOS é  $V_{DS} \ge V_{GS} - V_{TN} \ge 0$ ; e para pMOS  $V_{DS} \le V_{GS} - V_{TN} \le 0$ . Obedecendo isso, pode ser reescrito o modelo para cada tipo de dispositivo como nas equações 3.34 para nMOS e 3.35 para pMOS.

$$V_{\text{ZTC}_N} = A + \sqrt{A^2 - B} \tag{3.34}$$

$$V_{\text{ZTC}_P} = A - \sqrt{A^2 - B} \tag{3.35}$$

Os termos A e B para transistores tipo n são mantidos conforme equações 3.31 e 3.32, porém para transistores tipo p, podem ser reescritos conforme as equações 3.36 e 3.37.

$$A = \frac{V_{TP_{1}} - \left(V_{TP_{1}} + \frac{\Delta V_{TP}}{\Delta T} \cdot (T_{2} - T_{1})\right) \cdot \left(\frac{T_{1}}{T_{2}}\right)^{c}}{1 - \left(\frac{T_{1}}{T_{2}}\right)^{c}}$$
(3.36)

$$B = \frac{V_{TP1}^2 - \left(V_{TP1} + \frac{\Delta V_{TP}}{\Delta T} \cdot (T_2 - T_1)\right)^2 \cdot \left(\frac{T_1}{T_2}\right)^c}{1 - \left(\frac{T_1}{T_2}\right)^c}$$
(3.37)

# 4 MATERIAIS E MÉTODOS

Neste capítulo são apresentados detalhadamente os dispositivos estudados, o equipamento utilizado para medidas elétricas e as condições de obtenção das medidas.

# 4.1 Dispositivos Estudados

Os dispositivos utilizados para a realização deste estudo foram fabricados pelo Interuniversity Microelectronics Centre – Imec, Leuven, Bélgica, e são transistores de estrutura SOI-FinFET.

Todos os dispositivos analisados têm as dimensões a seguir: comprimento de canal L = 150 nm; altura do canal H<sub>Fin</sub> = 65 nm; dielétrico de porta com EOT = 1,5 nm, onde é composto por 2 nm de HfSiON sobre 1 nm de SiO2; espessura do óxido enterrado de t<sub>box</sub> = 145 nm; a dopagem de canal de aproximadamente  $1 \times 10^{15}$  cm<sup>-3</sup>; número de estruturas no conjunto N<sub>Fin</sub> = 5 espaçadas com passo de 1 µm entre elas. Mais informações em [52;53;54].

Foram utilizados dispositivos de canal tipo n e tipo p de quatro lâminas, que se diferem somente pelos efeitos aplicados: referência (sem tensionamento e sem radiação), referência radiada (sem tensionamento e com radiação), tensionada (com tensionamento e sem radiação) e tensionada com radiação (com ambos os efeitos).

Onde o tensionamento usado foi uniaxial mais biaxial, biaxial a partir do crescimento epitaxial sobre lâminas sSOI (substrato crescido acima de uma liga Si/Ge) e uniaxial através de CESL (contact ecth stop layer) (proporcionado através da deposição de material dielétrico tensivo sobre o dispositivo na orientação do canal).

As lâminas radiadas, possuem radiação de prótons que foi realizada no laboratório Cyclone, em Louven-la-Neuve, Bélgica, sem polarização durante a radiação, com um potencial de 60 MeV em uma fluência de 10<sup>12</sup> p/cm<sup>2</sup>.

Além disso, em todas as lâminas, foram analisados dispositivos com um valor da largura da aleta variada, com os seguintes valores: W<sub>Fin</sub> = 20nm, 120nm e 370nm

e uma variação ao comprimento de canal inicial de L=150 nm para 900 nm à fim de comparação e extrapolação dos efeitos encontrados.

# 4.2 Medidas experimentais

As medidas experimentais foram feitas com a utilização do equipamento Agilent B1500, localizado no laboratório de caracterização II, sala de caracterização em função da temperatura, na Universidade de São Paulo.

As medidas foram extraídas com a lâmina em seis temperaturas (25°C, 50°C, 75°C, 100°C, 125°C e 150°C) para todos os dispositivos, utilizando o método de aquecer o suporte onde a lâmina é apoiada e esperando o tempo necessário para que a temperatura de ambos seja a mesma.

# 4.3 Extração de Parâmetros

# 4.3.1 Obtenção de parâmetros básicos

Para utilização do modelo é necessário a extração dos parâmetros básicos, parâmetros esses que servirão para extração dos outros parâmetros a serem inseridos.

Os dois parâmetros que são extraídos diretamente das curvas experimentais dos dispositivos são a tensão de limiar (VTH) e a transcondutância (gm).

# 4.3.1.1 Região Linear

### 4.3.1.1.1 Tensão de Limiar

A extração da tensão de limiar para a região linear foi feita da forma amplamente utilizada, na qual constitui a análise do ponto máximo do gráfico da derivada de segunda ordem (figura 4.2) [55] da curva I<sub>D</sub> x V<sub>G</sub> (figura 4.1).

Figura 4.1 – Curva experimental de I<sub>D</sub> em função de V<sub>G</sub> em 20ºC, para W<sub>Fin</sub> = 20nm e L=150nm na região linear.



Fonte: Autor

Figura 4.2 – Curva experimental de dgm/dV<sub>G</sub> em função de V<sub>G</sub> em 20<sup>o</sup>C, para W<sub>Fin</sub> = 20nm e L=150nm na região linear.



Fonte: Autor

#### 4.3.1.1.2 Transcondutância

Na região linear, a transcondutância usada para os cálculos do modelo é a transcondutância máxima. A mesma é extraída a partir da curva  $I_D \times V_G$ , obtendo a sua derivada de primeira ordem (figura 4.3), sendo a transcondutância máxima, o valor máximo obtido na curva de gm x V<sub>G</sub>.





Fonte: Autor

#### 4.3.1.2 Região de Saturação

#### 4.3.1.2.1 Tensão de Limiar

Foi utilizado o método de nível de corrente, no qual é considerado que a corrente de dreno presente na tensão de limiar para a região de tríodo é igual a corrente de dreno presente na região de saturação.

Na extração por nível de corrente, foi armazenado o valor de corrente obtido para a tensão de limiar na região linear para o mesmo dispositivo, onde o valor de  $V_{TH}$  obtido conforme a figura 4.2 é utilizado para obtenção da corrente na figura 4.1.

Este valor é utilizado para obtenção da tensão de limiar na curva I<sub>D</sub> x V<sub>G</sub> do mesmo dispositivo operando na região de saturação. Exemplificada na figura 4.4.



Figura 4.4 – Curva experimental de I<sub>D</sub> em função de V<sub>G</sub> em 20ºC, para W<sub>Fin</sub> = 20nm e L=150nm na região de saturação.

Fonte: Autor

### 4.3.1.2.2 Transcondutância

Para se determinar a transcondutância em saturação gm<sub>sat</sub> foi utilizado um valor de sobretensão V<sub>GT</sub> (diferença entre a tensão de porta e a tensão de limiar) fixo em 250 mV (valor utilizado somente para que seja analisado um ponto fixo na curva para todos os dispositivos), que somado à tensão de limiar (extraído na figura 4.4) e utilizado na curva de gm x V<sub>G</sub> deste mesmo dispositivo, é obtido o valor de gm<sub>sat</sub> a ser utilizado para as análises. Exemplificado na figura 4.5.

Figura 4.5 – Curva experimental de gm em função de V<sub>G</sub> em 20ºC, para W<sub>Fin</sub> = 20nm e L=150nm na região de saturação.



Fonte: Autor

### 4.3.2 Obtenção de parâmetros variáveis com a temperatura

Os parâmetros da variação da tensão de limiar em relação à temperatura e da degradação da transcondutância com a temperatura, são obtidos da mesma forma para as duas regiões de operação.

### 4.3.2.1 Variação da tensão de limiar com a temperatura

Esta variação  $\left(\frac{\Delta V_{TH}}{\Delta T}\right)$  é extraída diretamente da curva da tensão de limiar (dos dispositivos nas temperaturas estudadas) pela temperatura [56;57], de forma que este é o coeficiente angular da curva de regressão linear da mesma (figura 4.6).



Figura 4.6 – Curva experimental de V<sub>TH</sub> em função de T, para W<sub>Fin</sub> = 20nm e L=150nm na região linear.

Fonte: Autor

#### 4.3.2.2 Fator de degradação da transcondutância (c)

Este fator (c) é obtido através da análise dos pontos de transcondutância experimentais para as temperaturas estudadas [58;59;60], conforme equação 3.9.

No entanto, o fator (c) não descreve adequadamente o comportamento da degradação da transcondutância com a temperatura se for considerado constante, como observado na referência [21].

O fator (c) pode ser descrito através de uma equação de primeiro grau em função da temperatura (em Kelvin) com os valores de intersecção do eixo y (a) e coeficiente angular (b) (figura 4.7) obtidos da regressão linear dos pontos experimentais. Isso auxilia os cálculos e futuras simulações.

Foi utilizado a relação  $T(K) = 273 + T(^{\circ}C)$ , para os cálculos.

Figura 4.7 – Curva experimental e calculada do fator c em função de T, para W<sub>Fin</sub> = 20nm e L=150nm na região linear.



Fonte: Autor

# 5 Resultados Experimentais

Neste capítulo são apresentados os dados obtidos, assim como as análises das curvas compostas pelos mesmos, com o objetivo de avaliar as influências dos efeitos de tensionamento e radiação, no ponto de ZTC.

### 5.1 Obtenção de dados

#### 5.1.1 Medidas experimentais

Para obtenção das curvas experimentais, foram realizadas medições de corrente de dreno (I<sub>D</sub>) em função da tensão aplicada à porta (V<sub>G</sub>) de -1,2 V à 1,2 V com o passo de 10 mV, sem polarização de substrato (V<sub>GB</sub> = 0 V), utilizando duas tensões de dreno diferentes para obter as curvas de regiões de operação diferentes, 50 mV para região linear e 0,8 V para região de saturação.

As medidas foram todas repetidas para temperaturas de 20°C, 50°C, 75°C, 100°C, 125°C e 150°C. Utilizando dispositivos nFinFET e pFinFET, com valores de canal (L) de 150nm e 900nm, e larguras de aleta (W<sub>Fin</sub>) de 20nm, 120nm e 370nm.

# 5.2 Resultados Obtidos

Iniciaremos as análises pelos dispositivos nFinFETs de menores dimensões (L=150nm e W<sub>Fin</sub>=20nm) e faremos comparações com os dispositivos de dimensões maiores quando cabível. Após a análise de todos os parâmetros para os dispositivos nFinFET será mostrada as análises dos mesmos para os dispositivos pFinFET, os quais foram os primeiros a serem analisados por tais método e modelo.

#### 5.2.1 Dispositivos nFinFET

#### 5.2.1.1.1 Tensão de Limiar

A figura 5.1 mostra os valores experimentais da tensão de limiar ( $V_{TH}$ ) obtidos nos dispositivos nFinFET de largura da aleta ( $W_{Fin}$ ) de 20 nm, nas quatro diferentes lâminas, em função da temperatura, na região de tríodo.

Figura 5.1 – Curva experimental de V<sub>TH</sub> em função da temperatura, para dispositivos nFinFET com W<sub>Fin</sub>=20nm e L=150nm na região linear, para os quatro tipos de lâmina analisados.



Fonte: Autor

É possível observar o efeito do tensionamento na tensão de limiar com clareza, devido à sua redução da banda proibida, comentada no capítulo 2, reduzindo seu potencial de superfície e consequentemente sua tensão de limiar.

O efeito da radiação de prótons na tensão de limiar para este dispositivo, mostrando valores de tensão de limiar para os transistores SOI-nFinFET com radiação, muito próximos dos valores dos mesmos sem radiação.

A radiação teve um efeito mais acentuado com o aumento da temperatura, no dispositivo sem tensionamento, devido ao dispositivo ter menos defeitos de estrutura

que o dispositivo tensionado, fazendo com que o mesmo seja mais sensível as cargas geradas no óxido pela radiação.

Na figura 5.1 também foi mostrado o coeficiente angular das curvas obtidos através de regressão linear dos pontos gráficos nela mostrados que será usado posteriormente no valor da variação de V<sub>TH</sub> com a temperatura  $\frac{\Delta V_{TH}}{\Delta T}$ . Nota-se que a menor variação é obtida nos dispositivos sem tensionamento (aproximadamente -0,5 mV/K), os outros são maiores devido a degradação das características físicas com os efeitos, principalmente na estrutura cristalográfica do dispositivo que influencia em uma maior variação no valor dos portadores intrínsecos do Silício no canal.

As características apresentadas na figura 5.1 se repetem na região de saturação do mesmo dispositivo, como pode ser visto na figura 5.2.

Figura 5.2 – Curva experimental de V<sub>TH</sub> em função da temperatura, para dispositivos nFinFET com W<sub>Fin</sub>=20nm e L=150nm na região de saturação, para os quatro tipos de lâmina analisados.



Fonte: Autor

Com exceção dos valores de VTH serem mais baixos para saturação devido ao efeito DIBL, as outras influências anteriormente visualizadas para região linear se repetem também na saturação.

A seguir é mostrado a mesma análise para os dispositivos com largura da aleta maiores.

Figura 5.3 – Curva experimental de V<sub>TH</sub> em função da temperatura na região linear em dispositivos nFinFET com L=150nm para os quatro tipos de lâmina analisados, onde A) W<sub>Fin</sub>=120nm e B) W<sub>Fin</sub>=370nm.



Fonte: Autor

Com a figura 5.3 é possível analisar que o efeito mais significante na tensão de limiar continua sendo o tensionamento e o efeito da radiação nos dispositivos sem tensionamento continuam semelhantes ao de W<sub>Fin</sub> menor, porém a radiação começa a ter mais significância nos dispositivos mais largos.

Isso ocorre devido a maior área do dielétrico de porta vulnerável à radiação e consequentemente maior acumulo de cargas no óxido enterrado, sem o controle das portas laterais do transistor.

Outra análise possível, é que com o aumento da largura do canal, verifica-se uma inversão da análise anterior sobre o parâmetro  $\frac{\Delta V_{TH}}{\Delta T}$ , os dispositivos sem tensionamento sofrem uma maior influência da temperatura, enquanto os dispositivos com tensionamento se mantém mais estáveis nesse parâmetro, obtendo maior alteração com o efeito da radiação.

Na dimensão menor de largura de aleta (W<sub>Fin</sub>=20nm), o efeito do tensionamento, mesmo sendo biaxial, se comporta como uniaxial devido à pequena dimensão de largura, sendo efetivo somente no sentido do comprimento do canal. Enquanto que nos maiores o tensionamento pode cumprir seu propósito de biaxial, tendo uma influência menor com a temperatura.

Os efeitos vistos até aqui podem ser ainda comparados com comprimento de canal maior (L=900nm), como na figura 5.4.





Fonte: Autor

Na figura 5.4 é possível observar que o aumento do comprimento de canal (L) (dispositivos de L =120nm e 900nm) causa consequentemente um aumento da área ativa do transistor e consequentemente um aumento da influência da radiação sobre o mesmo.

Junto com isso, é cabível aqui explicar um efeito indesejado do tensionamento. Temos para os dispositivos com canal mais comprido uma maior eficácia do tensionamento, porém, como o material depositado para fazer a camada dCESL do tensionamento tem uma constante térmica diferente da do silício e dos demais materiais utilizados para a porta do canal, com o aquecimento ocorre uma redução do efeito do tensionamento.

De forma a sustentar o efeito da radiação ser maior quanto maior a área, apresentamos a figura 5.5 com os maiores dispositivos nFinFET experimentados, L=900nm e W<sub>Fin</sub>=370nm.





Fonte: Autor

# 5.2.1.1.2 Transcondutância

Como característica do tensionamento é esperado um aumento da transcondutância para dispositivos nFinFET e uma redução para dispositivos pFinFET. Vejamos o efeito em dispositivos tipo n mostrado na figura 5.6.

Figura 5.6 – Curva experimental de gm em função da temperatura em dispositivos nFinFET com W<sub>Fin</sub>=20nm e L=150nm para os quatro tipos de lâmina analisados, onde A) região linear e B) região de saturação.



Fonte: Autor

Nota-se que houve um aumento da transcondutância nos dispositivos tensionados em comparação com os não tensionados, em ambas as regiões de operação, e também que o dispositivo não tensionado sofreu menor influência da radiação que o dispositivo tensionado. Isso também é explicado pela imperfeição na

estrutura cristalina do canal causada pelo tensionamento, de forma que o controle da tensão de porta seja dificultado por essas imperfeições.

A mesma tendência é observada nas curvas para as outras dimensões da largura da aleta (W<sub>Fin</sub>) como mostrado na figura 5.7.

Figura 5.7 – Curva experimental de gm em função da temperatura na região linear em dispositivos nFinFET com L=150nm para os quatro tipos de lâmina analisados, onde A) W<sub>Fin</sub>=120nm e B) W<sub>Fin</sub>=370nm.



Fonte: Autor

A única condição em que essa tendência não se repetiu para dispositivos nFinFET com comprimento de canal L=150nm , foi o dispositivo de W<sub>Fin</sub>=370nm na região de saturação, como segue figura 5.8.



Figura 5.8 – Curva experimental de gm em função da temperatura na região de saturação para dispositivo nFinFET nos quatro tipos de lâmina analisados para W<sub>Fin</sub>=370 nm.

Fonte: Autor

Isso ocorre devido a uma condução na segunda interface (canal / óxido enterrado) proveniente do efeito de canal curto, mais facilmente visualizada nas curvas de e dgm x dVG (visualização de dois picos no momento da extração de V<sub>TH</sub>) e gm x V<sub>G</sub> (visualização de um patamar máximo na extração de gm<sub>máx</sub>) (figura 5.9), fazendo com que o método de extração tenha sido ineficiente para este caso, prejudicando as seguintes análises do mesmo.



Figura 5.9 – Curvas experimentais para o transistor nFinFET de W<sub>Fin</sub>=370nm e L=150nm na temperatura de 20 <sup>o</sup>C operando na região de tríodo, A) dgm x dV<sub>G</sub>; B) gm x V<sub>G</sub>.

Fonte: Autor

As análises da figura 5.9 foram realizadas na região linear de forma a mostrar que como já há uma anormalidade de condução pela segunda interface nesta região, com uma maior tensão V<sub>DS</sub> (região de saturação) acarretará uma maior depleção das junções de fonte e dreno, aumentando o efeito desta anormalidade.

De forma a sustentar essa afirmação foi feita a mesma análise para um dispositivo com as mesmas características, porém com comprimento de canal de L=900nm, como visto na figura 5.10.

Figura 5.10 – Curva experimental de gm em função da temperatura na região de saturação para dispositivo nFinFET nos quatro tipos de lâmina analisados para W<sub>Fin</sub>=370 nm.



Fonte: Autor

Desta forma podemos afirmar, que o efeito que causou uma degradação da transcondutância diferentemente do esperado, foi causado por um efeito de canal curto, onde foi facilitado a condução pela segunda interface.

#### 5.2.1.1.3 Fator de degradação da transcondutância (c)

Nos valores obtidos do fator de degradação da transcondutância pela temperatura (c), não foi encontrado nas primeiras análises, tendências significativas que pudessem ser referenciadas aos efeitos aos quais os dispositivos foram submetidos.

Porém foram possíveis algumas observações em relação à largura do canal e os dispositivos sem tensionamento.

Em relação aos dispositivos sem tensionamento e sem radiação foi observado que o valor de (c) cresce com a temperatura e tem sua inclinação maior conforme o aumento da largura, como visto na figura 5.11.


Figura 5.11 – Curva experimental do fator c em função da temperatura em dispositivos nFinFET com L=150nm para os três valores de W<sub>Fin</sub> analisados, onde A) região linear e B) região de saturação.

Fonte: Autor

Já uma outra tendência analisada foi, que nos dispositivos sem tensionamento, o fator c para os mesmos, sem e com radiação, continuaram próximos, como pode ser visto na figura 5.12.

Figura 5.12 – Curva experimental do fator c em função da temperatura na região linear para os quatro tipos de lâmina analisados, onde A) W<sub>Fin</sub> = 20nm e B) W<sub>Fin</sub> = 370nm.



Fonte: Autor

### 5.2.1.1.4 Tensão de ZTC

Não foi possível observar um tendência direta entre os valores da tensão de ZTC, porém foi possível analisar a influência da tensão de limiar e da transcondutância na mesma.

Como fator de primeira ordem, a tensão de limiar é diretamente proporcional a tensão de ZTC, enquanto a transcondutância, como fator de segunda ordem, afeta na inclinação na curva de V<sub>ZTC</sub>, isso analisando diretamente no modelo proposto (capítulo 3).





Fonte: Autor

É possível notar na figura 5.13 em conjunto com as outras, 5.3.A e 5.7.A, o que foi falado anteriormente, sobre acompanhar a tensão de limiar (V<sub>TH</sub>) inicialmente, em relação à amplitude do valor, e com o aumento da temperatura depender sua inclinação à degradação da transcondutância (fator c) e à variação da tensão de limiar com a temperatura  $\left(\frac{\Delta V_{TH}}{\Delta T}\right)$ .

Contudo, foi possível analisar a utilização do modelo melhorado para o ponto de ZTC em dispositivos nFinFET com L=150nm com efeitos de tensionamento e radiação, verificando que devido ao mesmo basear-se à tensão de limiar e transcondutância, parâmetros que são influenciados diretamente pelos efeitos propostos, o valor máximo de erro encontrado para todas as medidas, foi de 13% (tabelas 5.1 e 5.2). Salvo algumas exceções mencionadas a seguir.

Lâmina		Temp.	Vztc (V) para W <sub>Fin</sub> =20nm			Vztc (V) para W <sub>Fin</sub> =120nm			Vztc (V) para W <sub>Fin</sub> =370nm		
Ld	IIIIId	(ºC)	Modelo	Experim.	Erro (%)	Modelo	Experim.	Erro (%)	Modelo	Experim.	Erro (%)
	pre-rad	50	0,68	0,74	8,63	0,68	0,74	8,03	0,66	0,64	3,90*
		75	0,67	0,73	8,15	0,67	0,70	3,58	0,67	0,66	1,06*
		100	0,66	0,72	7,65	0,67	0,69	3,01	0,67	0,65	2,96*
Jade		125	0,66	0,71	7,15	0,66	0,68	2,44	0,67	0,64	4,97*
sior		150	0,65	0,70	6,63	0,66	0,67	1,85	0,67	0,63	7,07*
ten	pos- rad	50	0,68	0,77	11,53	0,62	0,66	5,54	0,56	0,61	9,01*
não		75	0,67	0,67	0,24	0,63	0,66	4,60	0,56	0,60	7,22*
		100	0,66	0,69	4,84	0,64	0,63	1,14	0,56	0,59	5,34*
		125	0,65	0,68	5,05	0,65	0,65	0,59	0,56	0,60	6,60*
		150	0,64	0,67	5,14	0,66	0,66	0,49	0,56	0,58	3,01*
	pre-rad	50	0,74	0,70	5,03	0,62	0,66	6,55	0,62	0,61	1,76*
		75	0,73	0,70	3,98	0,61	0,64	4,94	0,61	0,58	4,34*
		100	0,72	0,68	5,94	0,60	0,63	4,74	0,59	0,57	3,68*
р		125	0,71	0,67	6,40	0,59	0,61	2,94	0,58	0,55	5,08*
ona		150	0,71	0,66	6,87	0,58	0,61	4,24	0,57	0,55	2,89*
tensic		50	0,79	0,77	2,89	0,79	0,73	8,22	0,71	0,69	3,05*
	200	75	0,75	0,70	7,59	0,76	0,87	12,07	0,72	0,50	43,03*
	rad	100	0,72	0,65	10,96	0,74	0,70	6,07	0,72	0,62	15,99*
	100	125	0,69	0,64	8,50	0,72	0,63	12,61	0,72	0,45	60,68*
		150	0,67	0,65	3,29	0,70	0,63	11,65	0,73	0,33	120,28*

Tabela 5.1 – Valores de V<sub>ZTC</sub> experimental e do modelo analítico na região linear para dispositivos nFinFET L=150nm, para as quatro lâminas analisadas e as três larguras de canal, assim como seus respectivos erros.

\* Valores para dispositivo com características fora da validade do modelo devido a condução parasitária na segunda interface.

Fonte: Autor

Exemplo do cálculo de erro:

Erro(%) = 
$$\frac{V_{\text{ZTC}_{\text{experim.}}} - V_{\text{ZTC}_{\text{modelo}}}}{V_{\text{ZTC}_{\text{experim.}}}}$$
.100 =  $\frac{0,74 - 0,68}{0,74}$ .100 = 8,63%

Observação, valores utilizados para cálculo com 6 casa decimais.

Lâmina		Temp.	Vztc (V) para W <sub>Fin</sub> =20nm			Vztc (V	) para W <sub>Fin</sub>	=120nm	Vztc (V) para W <sub>Fin</sub> =370nm		
		(ºC)	Modelo	Experim.	Erro (%)	Modelo	Experim.	Erro (%)	Modelo	Experim.	Erro (%)
ado		50	0,92	0,89	3,20	0,88	0,91	2,85	0,71	0,78	8,74*
		75	0,91	0,89	2,80	0,88	0,88	0,20	0,72	0,81	10,89*
	pre-rad	100	0,91	0,87	4,69	0,87	0,87	0,22	0,73	0,84	12,89*
		125	0,91	0,88	2,98	0,87	0,87	0,55	0,74	0,84	11,68*
sior		150	0,90	0,87	3,60	0,86	0,87	1,38	0,75	0,83	9,39*
ten	pos- rad	50	0,89	0,84	5,72	0,92	0,91	1,14	0,92	0,90	2,61*
não		75	0,89	0,92	2,99	0,91	0,87	4,71	0,89	0,88	1,69*
		100	0,90	0,90	0,41	0,90	0,88	2,41	0,87	0,82	5,84*
		125	0,90	0,88	2,24	0,89	0,87	2,42	0,84	0,85	0,88*
		150	0,90	0,86	4,96	0,88	0,88	0,07	0,82	0,81	1,06*
	pre-rad	50	0,89	0,83	6,64	0,82	0,79	3,42	0,69	0,76	8,76*
		75	0,88	0,82	7,36	0,80	0,77	3,76	0,68	0,73	6,51*
		100	0,88	0,81	8,03	0,78	0,77	1,49	0,67	0,72	6,76*
ဝု		125	0,87	0,81	7,32	0,76	0,74	3,33	0,66	0,70	5,72*
onac		150	0,86	0,80	7,91	0,75	0,75	0,22	0,65	0,69	6,02*
tensic		50	0,94	0,87	8,29	0,83	0,85	2,50	0,69	0,81	15,13*
	200	75	0,91	0,84	8,18	0,81	0,85	4,38	0,66	0,82	19,01*
	rad	100	0,88	0,81	8,51	0,80	0,81	1,61	0,64	0,80	19,79*
	100	125	0,85	0,78	9,24	0,78	0,75	4,19	0,62	0,41	51,22*
		150	0,83	0,80	3,45	0,77	0,78	1,77	0,60	0,57	5,11*

Tabela 5.2 – Valores de V<sub>ZTC</sub> experimental e do modelo na região saturação, para dispositivos nFinFET L=150nm para as quatro lâminas analisadas e as três larguras de canal, assim como seus respectivos erros.

\* Valores para dispositivo com características fora da validade do modelo devido a condução parasitária na segunda interface.

#### Fonte: Autor

É possível identificar erros acima do valor mencionado, porém há características na medida que tornam difícil a análise do ponto pelo modelo, como por exemplo uma provável condução parasitária pela segunda interface antes da interface principal (primeira interface).

#### 5.2.2 Dispositivos pFinFET

Agora iniciaremos a parte dos resultados obtidos para a proposta de análise do ponto invariante com a temperatura para os dispositivos pFinFET.

Contudo, devemos levar em consideração que o tensionamento utilizado para as lâminas sSOI, são tensionamentos mecânicos tensivos, que visam a melhoria da mobilidade em dispositivos nFinFET e não dispositivos pFinFET (como vimos no capítulo 2.3). Com isso, os resultados serão melhor analisados em relação à radiação e a combinação dos defeitos gerados por ambos na interface óxido/canal.

#### 5.2.2.1.1 Tensão de Limiar

Diferentemente da estrutura nFinFET, aqui o tensionamento age de forma contrária, reduzindo a mobilidade das lacunas (ou portadores positivos) ao longo do canal, desta forma podendo causar um aumento na tensão de limiar como podemos ver na figura 5.14.

Figura 5.14 – Curva experimental de V<sub>TH</sub> em função da temperatura, para dispositivos pFinFET com W<sub>Fin</sub>=20nm e L=150nm na região linear, para os quatro tipos de lâmina analisados.



Fonte: Autor

Observando os resultados, para este dispositivo que foi o menor dispositivo analisado, a tensão de limiar sofreu mais com a radiação no quesito de defeitos causados pela mesma, que com o tensionamento. O tensionamento gerou um aumento da tensão de limiar de forma análoga e contrária ao que ocorreu aos dispositivos nFinFET, porém com muito baixa influência, tendo maior influência nos defeitos de interface.

A radiação gerou defeitos de interface, que quando somados com os defeitos do tensionamento, entregou uma degradação da tensão de limiar pela temperatura, menor que o dispositivo sem nenhum dos efeitos.

Para uma melhor visualização vejamos este mesmo dispositivo em modo de saturação (figura 5.15) e dispositivos com outras dimensões de largura da aleta (W<sub>Fin</sub>) (figura 5.16).

Figura 5.15 – Curva experimental de VTH em função da temperatura, para dispositivos pFinFET com W<sub>Fin</sub>=20nm e L=150nm na região de saturação, para os quatro tipos de lâmina analisados.



Fonte: Autor

Figura 5.16 – Curva experimental de V<sub>TH</sub> em função da temperatura na região linear em dispositivos pFinFET com L=150nm para os quatro tipos de lâmina analisados, onde A) W<sub>Fin</sub>=120nm e B) W<sub>Fin</sub>=370nm.



Fonte: Autor

Os resultados obtidos nestas mesmas análises para os dispositivos nFinFET se repetem nos pFinFET, onde podemos afirmar, que quanto maior a área do canal dos dispositivos, maior influência ele sofre dos efeitos. E diferente dos dispositivos tipo n, nos dispositivos tipo p o acréscimo do tensionamento reduz a variação da tensão de limiar pela temperatura para todos os dispositivos, onde no tipo n ocorria somente para os canais mais largos, como dito anteriormente, devido que nos canal mais curto o efeito do tensionamento não estava atuando em sua plenitude como biaxial devido à dimensão pequena de largura da aleta.

Podemos notar o mesmo efeito do canal mais estreito para um canal mais longo como na figura 5.17.

Figura 5.17 – Curva experimental de V<sub>TH</sub> em função da temperatura, para dispositivos pFinFET com W<sub>Fin</sub>=20nm e L=900nm na região linear, para os quatro tipos de lâmina analisados.



Fonte: Autor

#### 5.2.2.1.2 Transcondutância

Neste parâmetro é onde encontramos uma maior visualização da diferenciação de pFinFET e nFinFET em relação ao efeito de tensionamento.

Figura 5.18 – Curva experimental de gm em função da temperatura em dispositivos pFinFET com W<sub>Fin</sub>=20nm e L=150nm na região de triodo para os quatro tipos de lâmina analisados.



Fonte: Autor

O tensionamento mecânico neste caso, afasta os átomos de silício diminuindo a mobilidade das lacunas, consequentemente reduzindo a transcondutância dos transistores pFinFET. Essa influência é aumentada conforme a área do canal, de forma a gerar uma maior redução na mobilidade.

A radiação por sua vez segue com o mesmo efeito anterior, defeitos de estrutura gerado pelo atravessamento das partículas da radiação, também reduzindo a transcondutância. Como é possível observar em comparação com as figuras 5.18 e 5.19.

Figura 5.19 – Curva experimental de gm em função da temperatura em dispositivos pFinFET com W<sub>Fin</sub>=370nm e L=150nm na região de triodo para os quatro tipos de lâmina analisados.



Fonte: Autor

Da mesma forma ocorrida no transistor nFinFET de L=150nm e W<sub>Fin</sub>=370nm, o equivalente pFinFET sofre de efeitos de canal curto, o que induz uma condução pela segunda interface, tornando a comparação destes dispositivos diferente da tendência (melhor observado em 5.20) observada para os dispositivos com largura da aleta menor.

Figura 5.20 – Curva experimental de gm em função da temperatura em dispositivos pFinFET com W<sub>Fin</sub>=370nm e L=150nm na região de saturação para os quatro tipos de lâmina analisados.



Fonte: Autor

#### 5.2.2.1.3 Fator de degradação da transcondutância (c)

Diferente dos dispositivos tipo n, nos dispositivos tipo p foi possível observar valores mais elevados de (c) para dispositivos tensionados. O que nos indica que como o tensionamento não foi utilizado de forma a melhorar a transcondutância deste dispositivo, ele ainda sofre mais com os efeitos gerados no interior do mesmo com o aumento da temperatura.

Além disso, com a figura 5.21 em comparação com a figura 5.12.A é possível verificar que os valores de (c) para pFinFET são mais altos e que eles são mais próximos e menos variáveis com a temperatura.

Figura 5.21 – Curva experimental do fator c em função da temperatura na região linear para os quatro tipos de lâmina analisados em dispositivos pFinFET de W<sub>Fin</sub>=20nm e L=150nm.



Fonte: Autor

O fato de os valores do fator (c) serem mais próximos sugere que mesmo com a adição dos efeitos propostos no dispositivo as características básicas e a estrutura, sofreram danos, mas não danos tão severos pois nenhum dos efeitos estão de forma a otimizar o mesmo, enquanto no nFinFET o tensionamento está de forma a otimizar a transcondutância dos dispositivos.

Estas análises foram feitas em todos os dispositivos experimentados e apresentou estas mesmas observações a todos, inclusive a região do fator (c) tem um aumento leve com o aumento das dimensões dos dispositivos, porém a variação entre as curvas se mantém baixa.

#### 5.2.2.1.4 Tensão de ZTC

Analisando agora a tensão ZTC, é esperado que os valores sejam mais próximos entre os dispositivos analisados devido à redução da variação dos valores variáveis com a temperatura em relação aos dispositivos nFinFET.

Figura 5.22 – Curva experimental de V<sub>ZTC</sub> em função da temperatura para dispositivos pFinFET de W<sub>Fin</sub>=120nm e L=150nm na região linear para os quatro tipos de lâmina analisados, onde as linhas que seguem os pontos são os valores do modelo.



Fonte: Autor

Tanto os valores experimentais quanto os valores do modelo tiveram uma variação máxima de 100mV entre eles e erros do modelo, em geral menores que os valores de nFinFET.

Agora, uma visão geral em relação aos valores de erro entre experimental e modelo temos as tabelas 5.3 e 5.4.

Lâmina		Temp.	Vztc (V) para W <sub>Fin</sub> =20nm			Vztc (V) para W <sub>Fin</sub> =120nm			Vztc (V) para W <sub>Fin</sub> =370nm		
Ld	iiiiid	(ºC)	Modelo	Experim.	Erro (%)	Modelo	Experim.	Erro (%)	Modelo	Experim.	Erro (%)
lado		50	-0,62	-0,56	11,37	-0,63	-0,59	7,54	-0,61	-0,58	5,45*
		75	-0,62	-0,58	7,74	-0,64	-0,61	4,32	-0,61	-0,59	3,40*
	pre-rad	100	-0,63	-0,58	8,01	-0,64	-0,60	6,43	-0,61	-0,59	3,15*
		125	-0,63	-0,57	10,23	-0,64	-0,60	6,87	-0,61	-0,59	2,90*
sior		150	-0,63	-0,56	12,60	-0,64	-0,59	9,18	-0,61	-0,57	6,27*
ten	pos- rad	50	-0,57	-0,59	3,82	-0,68	-0,65	3,97	-0,69		
não		75	-0,57	-0,54	5,60	-0,66			-0,68	-0,62	10,25*
		100	-0,57	-0,56	2,41	-0,65	-0,61	6,78	-0,68	-0,57	19,68*
		125	-0,58	-0,57	1,28	-0,64	-0,61	4,89	-0,68	-0,61	11,64*
		150	-0,58	-0,58	0,29	-0,63	-0,61	3,09	-0,68	-0,66	3,04*
	pre-rad	50	-0,58	-0,56	4,31	-0,64	-0,60	6,23	-0,69	-0,63	9,42*
		75	-0,58	-0,57	1,67	-0,63	-0,61	3,81	-0,68	-0,64	6,71*
		100	-0,57	-0,57	0,86	-0,63	-0,61	3,13	-0,68	-0,63	7,37*
p		125	-0,57	-0,57	0,04	-0,62	-0,61	2,43	-0,67	-0,62	8,03*
ona		150	-0,57	-0,56	1,00	-0,62	-0,60	3,42	-0,66	-0,61	8,72*
tensio		50	-0,57	-0,54	5,29	-0,65	-0,61	6,86	-0,70		
	200	75	-0,57	-0,57	0,37	-0,65	-0,64	2,33	-0,70	-0,66	5,74*
	rad	100	-0,57	-0,60	5,44	-0,66	-0,65	1,34	-0,70	-0,69	1,29*
	Tau	125	-0,57	-0,56	1,24	-0,66	-0,63	5,28	-0,70	-0,67	4,50*
		150	-0,57	-0,57	0,57	-0,67	-0,63	6,12	-0,70	-0,67	4,71*

Tabela 5.3 – Valores de VZTC experimental e do modelo na região linear para dispositivos pFinFET L=150nm, para as quatro lâminas analisadas e as três larguras de canal, assim como seus respectivos erros.

\* Valores para dispositivo com características fora da validade do modelo devido a condução parasitária na segunda interface.

Fonte: Autor

Lâmina		Temp.	Vztc (V) para W <sub>Fin</sub> =20		<sub>n</sub> =20nm	Vztc (V	) para W <sub>Fin</sub>	=120nm	Vztc (V) para W <sub>Fin</sub> =370nm		
La	mina	(ºC)	Modelo	Experim.	Erro (%)	Modelo	Experim.	Erro (%)	Modelo	Experim.	Erro (%)
lado		50	-0,80	-0,72	11,39	-0,85	-0,78	8,73	-0,65	-0,75	13,21*
		75	-0,80	-0,77	3,75	-0,84	-0,84	0,49	-0,65	-0,80	19,30*
	pre-rad	100	-0,80	-0,78	1,95	-0,82	-0,84	1,97	-0,64	-0,81	21,00*
		125	-0,79	-0,77	2,75	-0,81	-0,83	2,30	-0,63	-0,79	19,75*
sior		150	-0,79	-0,72	9,28	-0,80	-0,78	2,35	-0,63	-0,77	18,48*
ten	pos- rad	50	-0,85	-0,83	2,66	-0,90	-0,89	1,37	-0,82	-0,76	7,53*
não		75	-0,85	-0,87	1,91	-0,90	-0,89	0,85	-0,81	-0,87	7,24*
		100	-0,85	-0,87	1,83	-0,89	-0,89	0,26	-0,80	-0,78	2,12*
		125	-0,85	-0,82	4,18	-0,89	-0,89	0,38	-0,79	-0,86	8,62*
		150	-0,85	-0,85	0,47	-0,88	-0,89	1,07	-0,78	-0,93	16,66*
	pre-rad	50	-0,78	-0,74	5,51	-0,84	-0,83	1,69	-0,74	-0,84	12,12*
		75	-0,78	-0,75	4,51	-0,84	-0,84	0,20	-0,72	-0,85	14,90*
		100	-0,79	-0,74	6,29	-0,83	-0,83	0,25	-0,71	-0,84	15,67*
ဓ		125	-0,79	-0,74	6,59	-0,83	-0,84	1,75	-0,69	-0,85	18,42*
onai		150	-0,79	-0,75	5,43	-0,82	-0,82	0,21	-0,68	-0,83	18,25*
tensio		50	-0,78			-0,89	-0,79	12,50	-0,87		19,75*
	200	75	-0,80	-0,74	7,57	-0,89	-0,84	5,98	-0,88	-0,86	2,43*
	rad	100	-0,81	-0,77	4,98	-0,89	-0,86	3,63	-0,89	-0,90	1,36*
	100	125	-0,82	-0,76	8,06	-0,89	-0,88	1,33	-0,89	-0,95	5,81*
		150	-0,83	-0,78	7,01	-0,89	-0,87	2,51	-0,90	-0,95	5,05*

Tabela 5.4 – Valores de V<sub>ZTC</sub> experimental e do modelo na região saturação, para dispositivos pFinFET L=150nm para as quatro lâminas analisadas e as três larguras de canal, assim como seus respectivos erros.

\* Valores para dispositivo com características fora da validade do modelo devido a condução parasitária na segunda interface.

Fonte: Autor

## 6 CONCLUSÕES DO TRABALHO

Neste trabalho foi estudado o ponto invariante com a temperatura (ZTC) para transistores de estrutura SOI-FinFET com estruturas tipo n e tipo p, sem e com efeito de tensionamento e/ou sem e com efeito de radiação para diversas dimensões.

Foi possível observar a influência da tensão de limiar e da mobilidade (transcondutância) no ponto ZTC, sendo o tensionamento o efeito com uma influência mais significativa que a radiação nestes parâmetros para os dispositivos nFinFET e a radiação para os dispositivos pFinFET.

Observou-se que o tensionamento teve uma grande influência na diminuição da tensão de limiar no dispositivo tipo n, devido a redução da banda proibida do silício. Porém para o dispositivo tipo p, o qual não foi o foco de otimização com o uso desse tensionamento houve um pequeno aumento da tensão de limiar. Enquanto a radiação teve uma maior relevância no parâmetro de variação da tensão de limiar com a temperatura, devido ao comportamento das cargas depositadas no óxido e as armadilhas de interface para o tipo n, porém para o tipo p, houve um aumento em módulo da tensão de limiar com menor influência na variação em relação a temperatura.

Na transcondutância, foi possível observar que o tensionamento também se torna bem mais significativo devido ao aumento da mobilidade nos dispositivos nFinFET, enquanto a variação com a radiação é menos significativa. Porém para o dispositivo pFinFET ele gera uma redução na mobilidade e consequentemente na transcondutância.

Outro parâmetro estudado foi o coeficiente de degradação da mobilidade (e consequentemente da transcondutância) com a temperatura (c). Observou-se uma pequena variação do valor deste fator (c) para dispositivos não tensionados (radiados ou não), enquanto a variação para os dispositivos tensionados é mais significativa em relação à radiação. Foi encontrado valores mais altos de c para dispositivos pFinFET em relação aos dispositivos nFinFET, mesmo os dispositivos do tipo p apresentando uma menor variação dos valores do fator c.

Enfim, com relação as curvas da corrente de dreno em função da tensão de porta no ponto ZTC (V<sub>ZTC</sub>) experimentais estudadas neste trabalho, observou-se que

a tensão de limiar é diretamente proporcional à amplitude da tensão de ZTC e a transcondutância tendo uma influência maior na inclinação da curva de V<sub>ZTC</sub> com a temperatura ou constância do ponto de ZTC, para ambos dispositivos analisados. O mesmo resultado pode ser observado através do modelo.

O modelo analítico utilizado neste trabalho, devidamente estendido para incluir o transistor tipo p, mostrou-se adequado para o estudo do ZTC nesta tecnologia estudada. Sua aplicação só ficou comprometida no caso de dispositivos de largura da aleta maiores, onde houve condução parasitária pela segunda interface, efeito este não previsto no modelo devido ao comportamento da transcondutância. Desta forma a comparação do modelo analítico com os resultados experimentais resultaram em erros de no máximo 13%, valor bem adequado para aplicações práticas.

#### 6.1 Trabalhos Futuros

Como trabalho futuro, propõe-se o estudo do ponto invariante com a temperatura (ZTC) para outras tecnologias de semicondutores e materiais, baixas temperaturas e dispositivos de dimensões menores, junto ao modelo analítico simplificado utilizado neste trabalho.

# PUBLICAÇÕES GERADAS DURANTE O MESTRADO

NASCIMENTO, V. M.; AGOPIAN, P. G. D.; ALMEIDA, L. M.; BORDALLO, C.; COLLAERT, N.; SIMOEN, E.; CLAEYS, C.; MARTION, J. A.; "Influence of the Strain and Proton Radiation on Zero Temperature Coefficient (ZTC)", 31<sup>st</sup> Symposium on Microelectronics Technology and Devices, 2016, Belo Horizonte, Brasil.

MARTINO, J. A; NASCIMENTO, V. M.; MACAMBIRA, C.; ITOCAZU, V.; ALMEIDA, L.; AGOPIAN, P.; SIOMEN, E.; CLAEYS, C.; "Zero Temperature Coefficient Behavior for Advanced MOSFETs", 13th International Conference on Solid-State and Integrated Circuit Technology (ICSICT), 2016, Hangzhou, China.

# REFERÊNCIAS

[1] KILBY, J. S.; Miniature semiconductor integrated circuit US3115581A, 1963.

[2] KAHNG, D.; ATALLA, M. M.; Silicon-silicon dioxide field induced surface devices. IRE-AIEE Solid State Device Research Conference, 1960

[3] MOORE, G. E; Cramming more components onto integrated circuits. Electronics Magazine, n. 4, 1965.

[4] LAM, H.W.; Laser Recrystallized Silicon-on-Oxide – **The Ideal Silicon-On-Insulator structure for VLSI**, Electron Deviecs Meeting. pp. 556-558, 1980

[5] TROUTMAN, R.R.; Latchup in CMOS Technology: The Problem and Its Cure. Kluwer Academic Publishers, 1986

[6] COLINGE, J.P.; Thin-film SOI devices: A perspective, Microelectronic Engineering, vol. 8, 1988.

[7] COLINGE, J.P.; **Thin-Film SOI Technology: the solution to many submicron CMOS problems**, Technical Digest of EDM, pp. 817-820, 1989.

[8] O'LEARY, W.; **IBM Advances Chip Technology With Breakthrough For Making Faster, More Efficient Semiconductors**. 1998. Disponível em: http://www-03.ibm.com/press/us/en/pressrelease/2521.wss.

[9] COLINGE, J. P. **FinFETs and Other Multi-Gate Transistors**. New York: Springer, 2008.

[10] PAVANELLO, M. A., MARTINO, J. A., SIMOEN, E., ROOYACKERS, R., COLLAERT, N. and CLAEYS, C. Evaluation of triple-gate FinFETs with SiO2-HfO2-TiN gate stack under analog operation. *Solid-State Electronics.* 2007, Vol. 51.

[11] MARTINO, J. A. Design, fabrication and electrical characterization of SOI
 FinFET transistors. *Frontiers of Science: Brazil and Spain.* [Online] 12 12, 2012.
 [Cited: 11 25, 2016.] http://www.fapesp.br/fronteras/sal/martino.pdf.

[12] TOLEDO, K. Primeira divulgação na imprensa sobre o transistor 3D (FinFET) fabricado na América Latina. *Agência FAPESP*. [Online] 12 13, 2012.

[Cited: 11 25, 25.]http://agencia.fapesp.br/transistor\_3d\_e\_fabricado\_no\_brasil\_pela\_ primeira\_ vez/16615/.

[13] RANGEL, R., POJAR, M., SEABRA, A. C., SANTOS FILHO, S. G. and MARTINO, J. A. **3D Transistor (FinFET) Fabricated with Three Lithography**. *SEMINATEC 2013 - VIII Workshop on Semiconductors and Micro & Nano Technology*. Campinas : Proceedings, 2013.

[14] RANGEL, R.C., Pojar, M., Seabra, A.C., Filho, S.G.S. and Martino, J.A. **Fully** electron-beam-lithography SOI finFET. *Symposium on Microelectronics Technology and Devices.* 2013.

[15] LIMA, L., et al. Influence of AI/TiN/SiO2 structure on MOS capacitor, Schottky diode, and fin field effect transistors devices. *Journal of Vacuum Science* & Technology B: Microelectronics and Nanometer Structures. 2013, Vol. 31.

[16] KLAASSEN, F. M. e HES, W., On the temperature coefficient of the MOSFET threshold voltage. Solid-St Electron. v29, p. 787, 1986.

[17] SATO, T. et al. **On-chip thermal gradient analysis and temperature flattening for SoC design**, Design Automation Conference, 2005. Proceedings of the ASP-DAC 2005. Asia and South Pacific, 2005. v.2, p.1074–1077 Vol. 2.

[18] Colinge, J. P., Floyd, L., Quinn, A. J., Redmond, G., Alderman, J.C., Xiong, W., Cleavelin, C. R., Schulz, T., Schruefer, K., Knoblinger, G., Patruno, P., **Temperature Effects on Trigate SOI MOSFETs**, IEEE Electron Device Letters, v.27, p. 172, 2006.

[19] Akarvardar, K., Mercha, A., Simoen, E., Subramanian, V., Claeys, C., Gentil, P. Cristoloveanu, S., **High-temperature performance of state-of-the-art triple-gate transistors, Microelectronics Reliability**, v. 47, p. 2065 - 2069, 2007.

[20] Camillo, L. M., Martino, J. A., Simoen, E., Claeys, C., Simple Analytical Model to Study the ZTC Bias Point in PD and FD SOI MOSFETs, EuroSOI 2006 Conference Proceedings, v. 1, p. 77, 2006.

[21] Almeida, L. M., Martino, J. A., Simoen, E., Claeys, C., Improved Analytical Model for ZTC Bias Point for Strained Tri-gates FinFETs, SBMicro 2010 – 25th

International Symposium on Microelectronics Technology and Devices, v. 31, p.385, 2010.

[22] PERIN, A. L.; PEREIRA, A. S. N.; AGOPIAN, P. G. D.; MARTINO, J. A.; GIACOMINI, R. A Simple Electron Mobility Model Considering the Silicon-Dielectric Interface Orientation for Circular Surrounding-Gate Transistor. JICS. Journal of Integrated Circuits and Systems (Ed. Português), 2012.

[23] MALHEIRO, C. T.; PEREIRA, A. S. N.; GIACOMINI, R. An Analytical Estimation Model for the Spreading Resistance of Double Gate FinFETs. 8th International Caribbean Conference on Devices, Circuits and Systems – ICCDCS, Playa Del Carmen, 2012.

[24] CHOI, J. Y.; FOSSUM, J. G. Analysis and Control of Floating-Body Bipolar Effects in Fully Depleted Submicrometer SOI MOSFET's. IEEE Electron Transection on Electron Devices, v. 38, n. 6, 1991.

[25] COLINGE, J. P. Reduction of kink effect in thin-film SOI MOSFETs. IEEE Electron Device Letters, v. 9, n. 2, 1988.

[26] SU, L. T.; CHUNG, J. E.; ANTONIADIS, D. A., GOODSON, K. E.; FLIK, M. L. **Measurement and modeling of self-heating in SOI nMOSFET's**. IEEE Electron Transection on Electron Devices, v. 41, n. 1, 1994.

[27] MARTINO, J. A.; PAVANELLO, M. A.; VERDONCK, P. B. Caracterização Elétrica de Tecnologia e Dispositivos MOS. São Paulo: Thomson, 2003.

[28] KRISHNAN, S.; FOSSUM, J. G. **Grasping SOI floating-body effects**. IEEE Circuits and Devices Magazine, v. 14, n. 4, p. 32-37, 1998.

[29] COLINGE, J. P. Subthreshold Slope of Thin-Film SOI MOSFET's. IEEE Electron Devices Letters, v. 7, n. 4, 1986.

[30] KISTLER, N.; WOO, J. Detailed characterization and analysis of the breakdown voltage in fully depleted SOI n-MOSFET's. IEEE Transactions on Electron Devices, v. 41, n. 7, p. 1217-1221, 1994.

[31] YOUNG, K. K. Short-channel effect in fully depleted SOI MOSFETs. IEEE Transactions on Electron Devices, v. 36, n. 2, p. 399-402, 1989.

[32] OUISSE, T.; CRISTOLOVEANU, S.; BOREL, G. Influence of series resistances and interface coupling on the transconductance of fully-depleted silicon-on-insulator MOSFETs. Solid State Electronics, v. 35, n. 2, p. 141-149, 1992.

[33] COLINGE, J. P. Silicon-On-Insulator Technology:, Materials to VLSI. 3. ed. Boston: Kluwer Academic, 2004.

[34] COLINGE, J. P. Thin-Film SOI Technology: The Solution to Many SubmicronCMOS Problems. International Electron Devices Meeting, p. 817-820, 1989.

[35] SZE, S. M. **Physics of Semiconductor Devices**. New York: John Wiley & Sons, 1981.

[36] LIM, H. K.; FOSSUM, J. G. Threshold voltage of thin-film Silicon-oninsulator (SOI) MOSFET's. IEEE Transactions on Electron Devices, v. 30, n. 10, p. 1244-1251, 1983.

[37] COLINGE, J. P.; PARK, J. W.; XIAONG, W. Threshold voltage and subthreshold slope of multiple-gate SOI MOSFETs. IEEE Electron Device Letters, v. 24, n. 8, p. 515-517, 2003.

[38] POIROUX, T.; VINET, M.; FAYNOT, O.; WIDIEZ, J.; LOLIVIER, J.; ERNST, T.; PREVITALI, B.; DELEONIBUS, S. **Multiple gate devices: advantages and challenges**. Microelectronic Engineering, v. 80, p. 378, 2005.

[39] BORDALLO ,C; AGOPIAN, P. G. D.; MARTINO, J. A.; SIMOEN, E.;CLAEYS,C. Temperature Influence on Strained nMuGFETs after Proton Radiation. 223thECS meeting, 2013.

[40] LANDGRAF, E. Influence of crystal orientation and body doping on trigate transistor performance. IEEE Electron Device Letters, v.8, n. 9, p.410-412,1987.

[41] Hoyt, J. L., Nayfeh, H. M., Eguchi, S., Aberg, I., Xia, G., Drake, T., Fitzgerald, E. A., Antoniadis, D. A., **Strained silicon MOSFET technology**, IEDM Digest of Technical Papers, p. 23, 2002.

[42] NAYFEH, H. M.; Effect of tensile uniaxial stress on the electron transport properties of deep scaled FD-SOI n-type MOSFETs. IEEE Electron Device Letters, v. 27, n. 4, p. 288-290, 2006.

[43] LIM, J. S.; THOMPSON, S. E.; FOSSUM, J. G. Comparison of threshold voltage shifts for uniaxial and biaxial tensile stressed nMOSFETs. IEEE Electron Device Letters, v. 25, n. 11, p. 731-733, 2004.

[44] THOMPSON, S. E.; SUN, G.; CHOI, Y. S.; NISHIDA, T. Uniaxial process induced strained-Si: Extending the CMOS roadmap. IEEE Electron Device Letters, v. 53, n. 5, p. 1010-1020, 2006.

[45] SCHWANK, J. R.; SHANEYFELT, M. R.; FLEETWOOD, D. M.; FELIX, J. A.;
DODD, P. E.; PAILLET, P.; FERLET-CARVOIS V. Radiation Effects in MOS Oxides.
IEEE Transactions on Nuclear Science, v. 55, n. 4, p. 1883, 2008.

[46] HUGHES R. C. Hole mobility and transport in thin SiO films. Applied Physics Letters, vol. 26, no. 8, pp. 436–438, Apr. 1975.

[47] WINOKUR P. S.; MA, T. P. and DRESSENDORFER, P. V. Radiation-induced interface traps in Ionizing Radiation Effects in MOS Devices and Circuits, Eds. New York: Wiley, pp. 193–255, 1989.

[48] Colinge, J. P. Silicon-On-Insulator Technology: Materials to VLSI, 3rd Ed. Kluwer Academic Publishers, p.154, 2004.

[49] Prijic, Z. D., Dimitrijev, S. S., Stojadinovic, N. D., **The determination of zero temperature coefficient point in CMOS transistors, Microelectronics Reliability**, v. 32, p. 769, 1992.

[50] Filanovsky, I. M.; Allam, A., **Mutual compensation of mobility and threshold voltagetemperature effects with applications in CMOS circuits**, IEEE Transactions Circuits and Systems, v. 48, p. 876, 2001. [51] Camillo, L. M., Martino, J. A., Simoen, E., Claeys, C., **Simple Analytical Model to Study the ZTC Bias Point in PD and FD SOI MOSFETs**, EuroSOI 2006 Conference Proceedings, v. 1, p. 77, 2006.

[52] P.G.D. Agopian; J.A. Martino; D. Kobayashi; E. Simoen; C. Claeys Influence of
60-MeV Proton-Irradiation on Standard and Strained n- and p-Channel MuGFETs.
IEEE Transactions on Nuclear Science, 59, p. 707, 2012.

[53] C. BORDALLO; P. G. D. AGOPIAN; J. A. MARTINO; E. SIMOEN; C. CLAEYS **Temperature Influence on Strained nMuGFETs after Proton Radiation**. 223th ECS meeting, 2013.

[54] D. Kobayashi, E. Simoen, S. Put, A. Griffoni, M. Poizat, K. Hirose, and C. Claeys, "Proton-Induced mobility degradation in FinFETs with stressor layers and strained SOI substrates," IEEE Trans. Nucl. Sci., vol. 58, no. 3, pp. 800–807, 2011.

[55] Wong, H. S., White, M. H., Krutsick, T. J., Booth, R. V., **Modeling of Transconductance Degradation and Extraction of Threshold Voltage in Thin Oxide MOSFET's**, Solid-State Electronics, v. 30, p. 953, 1987.

[56] Doria, R. T., Pavanello, M. A., **Threshold Voltage Dependence on the Temperature in Strained and Standards nFinFETs**, EUROSOI 2010 – Conference Proceedings, p. 87, 2010.

[57] Talmat, R., Put, S., Collaert, N., Mercha, A., Claeys, C., Guo, W., Cretu, B., Benfdila, A., Routore, J-. M., Carin, R., Simoen, E., EUROSOI 2010 – Conference Proceedings, p. 75, 2010.

[58] Yoshino, A., Proceedings of the Fourth International Symposium on Silicon-on-Insulator Technology and Devices, Ed by D. N. Schmidt, v. 90, The Electrochemical Society, p. 544, 1990.

[59] Jeon, D.S., Burk D.E., **MOSFET Inversion Layer Mobilities – A Physically Based Semi-Empirical Model for a wide Temperature Range**, IEEE Transactions Electron Devices, v. 36, p. 1456, 1989. [60] Pretet, J., Vandooren, A., Cristoloveanu, S., Temperature Operation of FDSOI
Devices with Metal Gate (TaSiN) and High-k Dielectric, Proc ESSDERC, p. 573, 2003.

ESCOLA POLITÉCNICA DA UNIVERSIDADE DE SÃO PAULO

VINICIUS MESQUITA DO NASCIMENTO

# ESTUDO DO PONTO INVARIANTE COM A TEMPERATURA (ZTC) EM SOI-FINFETS TENSIONADOS E RADIADOS

São Paulo 2017