Large global semiconductors companies today face the challenge to enable the production of IP cores which are highly re-usable across the company. A widely known approach to tackle this issue is platform based System-On-Chip design for which application domain specific architecture templates and rules are imposed on the design of IP cores to ensure their applicability within the platform context. However, due to the convergence trend of digital technology for consumer products, certain IP core functions shall become applicable beyond a single platform context, which again leads to the challenge of re-usability. Instead of pure platform specific architectural concepts, general concepts enabling IP core re-use are required which shall act as foundation for platform based design. The aurhors introduce concepts such as IP-core/system abstraction and generic IP core interfacing. Furthermore an application example from product development is given.

Embedded Tutorial: General Architectural Concepts for IP Core Re-Use.

A medida que la capacidad de integracion en chip aumenta, los sistemas en chip (SoC) se vuelven cada vez mas complejos, siendo bastante habitual en la actualidad encontrarnos con SoCs que integran una gran variedad de elementos de procesamiento, memorias, dispositivos I/O y elementos de comunicacion. Para hacer frente a la complejidad de diseno de los modernos SoCs, los disenadores de sistemas propusieron elevar el nivel de abstraccion del proceso de diseno al nivel de sistema, donde la exploracion del espacio de diseno (DSE) se ha convertido en una pieza clave en el proceso de diseno a nivel de sistema (SLD). Sin embargo, cabria preguntar en este contexto si las metodologias de diseno existentes permiten al disenador explotar todo el beneficio potencial de la DSE a nivel de sistema, o si se deberian plantear nuevas metodologias y/o tecnicas alternativas para sacar el maximo provecho del SLD. Esta tesis pretende precisamente responder a dicha cuestion. Concretamente, hemos desarrollo nuevas metodologias y novedosos algoritmos con el objetivo de aminorar el esfuerzo del disenador de sistemas y lograr eficientes DSE en la etapa temprana del proceso de diseno. Asimismo, con el fin de validar nuestras tecnicas y esquemas de trabajo, tambien hemos presentado una importante cantidad de experimentos de DSE en esta tesis. Estos resultados experimentales demuestran que, en comparacion con las metodologias tradicionales, nuestras propuestas no solo pueden mejorar la productividad del disenador y la eficiencia de DSE a nivel de sistema, sino que tambien son capaces de obtener soluciones de disenos de mayor calidad.

System level design space exploration for MPSoC : methods, algorithms and new infrastructure

Los metodos de diseno a nivel de sistema (ESL) estan siendo propuestos en la industria de los semiconductores como un complemento a las soluciones convencionales, con el objetivo de mejorar la productividad de los disenadores y aliviar las tareas de diseno y verificacion de sistemas en un unico chip. ESL se esta estableciendo rapidamente en la industria de los semiconductores gracias a los estandares SystemC y TLM2.0 (modelado a nivel de transacciones) que permiten elevar el nivel de abstraccion de los disenos por encima del tipico nivel a transferencia entre registros (RTL). Mas concretamente, ESL esta siendo aplicado en los flujos de diseno de forma exitosa por medio de prototipos virtuales (VP) descritos en SystemC y TLM. Los usos tipicos de un prototipo virtual estan en el desarrollo de software embebido antes de que un prototipo fisico del hardware este disponible o la exploracion de diversas alternativas de implementacion durante la fase de especificacion del chip, entre otros. El problema aparece cuando tenemos en cuenta que estos diferentes usos tipicos de un prototipo virtual tienen diferentes requisitos en terminos de velocidad de simulacion, precision en los resultados, etc., que hace muy dificil elegir un unico estilo para modelar un prototipo virtual de forma que cumpla todos los requisitos para todos los casos. Esta tesis doctoral tiene como mayores contribuciones metodos, herramientas y librerias de modelado a nivel de sistema que permiten reutilizar y refinar modelos entre los usos tipicos de un prototipo virtual, basandose enteramente en el estandar IEEE SystemC y el nuevo estandar de modelado TLM2.0 Mas concretamente las contribuciones se centran en dos pasos del proceso de refinamiento de los modelos: el paso de refinamiento de un modelo funcional a un modelo arquitectural y el paso de refinamiento gradual dentro de los modelos arquitecturales para anadir precision temporal.

Víctor Reyes Suárez

Papers

Métodos y herramientas para el diseño a nivel de sistema de plataformas multiprocesador heterogéneas para multimedia