Algoritmos e Arquiteturas VLSI para Detectores MIMO com Decisão Suave

TLDR: In this article, the authors focus on the use of MIMO detectors in sistemas de Multiplas Entradas and Multipla Saidas (MIMO) for the purpose of improving the transmissão performance.

Abstract: O uso de sistemas de Multiplas Entradas e Multiplas Saidas (Multiple Input Multiple Output - MIMO) tem permitido a recente evolucao dos novos padroes de comunicacao movel. A tecnica MIMO da Multiplexacao Espacial, em particular, prove um aumento linear na capacidade de transmissao com o minimo entre numero de antenas transmissoras e antenas receptoras. Para se obter um desempenho proximo a capacidade em sistemas com Multiplexacao Espacial faz-se necessario o uso de um detector MIMO com decisao suave do tipo Maximum A Posteriori Probability. Entretanto, tal detector e muito complexo para solucoes praticas. Assim, o objetivo dos algoritmos de deteccao MIMO voltados para implementacao e obter uma boa aproximacao do detector ideal mantendo um nivel de complexidade aceitavel. Alem disso, o algoritmo precisa ser mapeado para uma arquitetura VLSI de area pequena e que atenda a taxa de transmissao exigida pelos padroes de comunicacoes moveis. Sendo a multiplexacao espacial uma tecnica recente, defende-se que ainda ha muito espaco para evolucao dos algoritmos e arquiteturas relacionadas. Por isso, esta tese se focou no estudo de algoritmos sub-otimos e arquiteturas VLSI para detectores MIMO de banda larga com decisao suave. Como resultado, algoritmos ineditos foram desenvolvidos partindo de propostas de otimizacoes para algoritmos ja estabelecidos. Baseado nesses resultados, novas arquiteturas de detectores MIMO com modulacao configuravel e competitivos parâmetros de area, desempenho e taxa de processamento sao aqui propostas. Os algoritmos desenvolvidos foram extensivamente simulados e as arquiteturas sintetizadas para que os resultados pudessem servir como referencia para outros trabalhos na area.