FEATS: Framework for Explorative Analog Topology Synthesis

TLDR: An isomorphism algorithm is developed, which reduces a given set of circuits to its unique being one of the first methodologies addressing this issue and demonstrating the claimed feasibility and applicability of the synthesis framework in general and in the context of system design.

Abstract: This paper proposes a new methodology for automated analog circuit synthesis, aiming to address the challenges known from other analog synthesis approaches: unsatisfactory time predictability due to stochastic-driven circuit generation methods, the dereliction of the creative part during the design process, and the inflexibility leading to synthesis tools, which mostly only handle just one circuit class. This contribution presents the underlying concepts and ideas to provide the predictability, flexibility, and creative freedom in order to elevate analog circuit design to the next step. A circuit generation algorithm is presented, which allows a full design-space exploration. Furthermore, an isomorphism algorithm is developed, which reduces a given set of circuits to its unique being one of the first methodologies addressing this issue. Thus, the algorithm handles vast amounts of circuits in a very efficient manner. The results demonstrate the claimed feasibility and applicability of the synthesis framework in general and in the context of system design.

Figures

Figure 8.11: Unity testbench

Figure 9.5: Various OTA realizations.

Figure 9.6: OTA mixed with a common source stage as driver.

Figure 8.9: Single-Ended Operational Transconductance Amplifier

Figure A.4: ELIPLP testbenches II

Figure A.3: ELIPLP testbenches I

Full text

FEATS
Framework for Explorative, Analog
Topology Synthesis
Dissertation
zur Erlangung des Doktorgrades
der Naturwissenschaften
vorgelegt beim Fachbereich Informatik und Mathematik
der Goethe-Universit
¨
at
in Frankfurt am Main
von
Markus Meissner
aus Heydebreck
Frankfurt (2015)
(D 30)

2

ABSTRACT
The presented work inside th is thesis aims to raise the degree of automation in analog circuit
design. Therefore, a framework was develop ed to provide the necessary mechanisms in order to
carry out a fully automated analog circuit synthesis, i.e., the construction of an analog circu it
fulfilling all previously defined (electrical) specifications.
Nowadays, analog circuit design in general is a very time consuming process compared to a
digital design flow. Due to its discrete nature, the digital design process is highly automated and
thus very efficient compared to analog circuit design. In modern Very-Large-Scale integration
(VLSI) circuits the analog parts are mostly just a small portion of the overall chip area.
Although this small portion is known to consume a major part of the needed workforce. Paired
with product cycles which constantly get shorter, the time needed to develop the analog parts of
an integrated circuit (IC) becomes a determinant factor. Apart from this, the ongoing progress
in semiconductor processing technologies promises more speed with less power consumption
on smaller areas, forcing the IC developers to keep track with the technology no des in order
to maintain competitiveness. Analog circuitry exhibits the inherent property of being hard to
reuse, as porting from one technology node to another imposes critical changes for operating
conditions (e.g., supply voltage) - mostly leading to a full redesign for most of the analog
modules. This productivity gap between digital and analog design resembles the primary
motivation for this thesis.
Due to th e availability of commercial sizing tools, this work deliberately focuses on the
construction of circuit topologies in distinction to parameter synthesis, which can be obtained
with a dedicated sizing tool. The focus on circuit construction allows the development of a
framework which allows a full design space exploration. This thesis describes the needed concepts
and methods to realize a deterministic, explorative analog synthesis framework. Despite this, a
reference implementation is presented, which demonstrates the applicability in current analog
design flows.
i

Abstract
ii

ZUSAMMENFASSUNG (GERMAN ABSTRACT)
Die in dieser Dissertation vorgestellten Arbeiten verfolgen das Ziel, den Grad der Automa-
tisierung des Entwurfs von integrierten analogen Schaltungen zu erh
¨
ohen. Hierf
¨
ur wurde ein
Framework entwickelt, welches die ben
¨
otigten Mechanismen bereitstellt, um eine voll automati-
sierte analoge Schaltungssynthese durchf
¨
uhren zu k
¨
onnen, d.h. die Konstruktion einer analogen
Schaltung, welche alle zuvor definierten (elektrischen) Spezifikationen erf
¨
ullt.
Der analoge Entwurfsprozess ist heutzutage ein sehr zeitintensives Unterfangen, insbesondere
im Vergleich mit dem digitalen Entwurfsprozess. Durch seine diskrete und damit etwas abstrak-
tere Natur ist der digitale Entwurfsprozess sehr effizient, u.a. da dem Designer Werkzeuge zur
Verf
¨
ugung stehen, die ein h oh es Maß an Automatisierung erm
¨
oglichen. In modernen integrierten
Schaltungen mit einem hohen Integrationsgrad machen die analogen Schaltungsteile zumeist nur
einen kleinen Anteil der gesamten Fl
¨
ache au s. Trotzdem sind der Aufwand und somit die Kosten
des Entwurfs unverh
¨
altnism
¨
aßig groß verglichen mit den digitalen Teilen. Einhergehend mit im-
mer k
¨
urzer werdenden Entwurfszeiten wird der analoge Teil auf einem Mikrochip zunehmen d der
beherrschende Kosten- und Zeitfaktor. Dar
¨
uber hinaus verspricht der Fortschritt der Pr ozess-
technologien h
¨
ohere Geschwindigkeiten mit geringerem Energieverbrauch bei kleinerer Fl
¨
ache,
was die Hersteller dazu zwingt, Schr itt zu halten, um weiterhin konkurrenzf
¨
ahig zu bleiben.
Analoge Schaltungen haben die inh
¨
arente Eigenschaft schwer wiederverwertbar zu sein, da das
Portieren von einem Technologieknoten zum N
¨
achsten nicht s elten einher geht mit ver
¨
anderten
Betriebsbedingungen, wie bespielsweise verringerten Versorgungsspan nungen. Dies f
¨
uhrt zumeist
zu einem vollst
¨
andigen Neuentwur f der meisten analogen Schaltungsteile. Diese daraus entste-
hende Produktivit
¨
atsl
¨
ucke bei der Synthese zwischen analogen u nd digitalen Schaltungen ist die
Hauptmotivation f
¨
ur diese Arbeit. I n Letzterer werden neuartige, deterministische Verfahren
zur vollautomatischen Synthese von analogen Schaltungen vorgestellt und demonstriert. Dabei
konzentriert sich das hier vorgestellte Framework mit dem Namen FEAT S
¨
uberwiegend auf die
Topologiesynthese.
Die in Abbildung 2 dargestellte Relation zwischen eingebrachtem Expertenwissen u nd der
Anzahl der Schaltungen ist eine weitere Kernmotivation f
¨
ur den Entwur f des hier vorgestellten
Frameworks. Hierbei werden verschiedene vorgestellte Konzepte in Bezug zueinander gesetzt.
Wichtig ist insbesondere der Handentwurf von Schaltungen, der sich am linken Rand der Abbil-
dung befindet; dabei kommt ausschließlich Expertenwissen in Form eines Analogdesigners zum
Einsatz. Dem gegen
¨
uber s teht d er absolut naive Ansatz (Bellsche Zahl), welcher alle m
¨
oglichen
iii

Frequently asked questions

Q1. What are the contributions in this paper?

The presented work inside this thesis aims to raise the degree of automation in analog circuit design. Although this small portion is known to consume a major part of the needed workforce. Due to the availability of commercial sizing tools, this work deliberately focuses on the construction of circuit topologies in distinction to parameter synthesis, which can be obtained with a dedicated sizing tool. This thesis describes the needed concepts and methods to realize a deterministic, explorative analog synthesis framework. Despite this, a reference implementation is presented, which demonstrates the applicability in current analog design flows.